不管喜不喜歡今年的 iPhone 15，大概都會(huì)認(rèn)可一件事，很多人選擇購買 iPhone 15 Pro 系列的一大動(dòng)機(jī)，就是沖著臺(tái)積電3nm工藝的 A17 Pro。

A17 Pro 采用了臺(tái)積電最新的 3nm 工藝（N3B）制造，晶體管數(shù)量達(dá)到了驚人的 190 億，這是全世界第一款采用臺(tái)積電 3nm 工藝的手機(jī)芯片，也是 3nm 工藝第一次出現(xiàn)普通人就可以買到的大眾消費(fèi)品上。

要知道，隨著芯片尺寸越來越逼近物理極限，每一代工藝節(jié)點(diǎn)升級(jí)需要投入也在加速增加，僅臺(tái)積電一家的 3nm 新增投入就超過了 200 億美元。

巨大的投入意味著巨大的成本，尤其是在前期工藝尚不成熟、良率較低的情況下，沒有多少行業(yè)和公司能夠負(fù)擔(dān) 3nm 芯片的制造成本。

這其中，智能手機(jī)一直是最有實(shí)力和動(dòng)力推動(dòng)先進(jìn)制程工藝不斷前進(jìn)的力量。

一方面是因?yàn)?a target="_blank">智能手機(jī)需要在極小的內(nèi)部空間里塞下算力驚人的芯片，同時(shí)還要極可能降低芯片的功耗和發(fā)熱；

另一方面是芯片制造太燒錢，也只有一年就能賣出十多億臺(tái)的智能手機(jī)可以形成規(guī)模效應(yīng)，不斷推動(dòng)先進(jìn)制程改進(jìn)工藝、提高良率，得以讓服務(wù)器、PC、游戲主機(jī)甚至是汽車用上更先進(jìn)的芯片制造技術(shù)。

但更大的投入、更先進(jìn)技術(shù)是不是就等同于「正確」？可能也未必，iPhone 15 Pro 系列的散熱風(fēng)波還沒有過去，關(guān)于良率或者說成本的拷問，也一直是 3nm 上空的「烏云」。

良率和成本，3nm 的一朵「烏云」

10 月 9 日，《科創(chuàng)板日報(bào)》引述業(yè)內(nèi)行業(yè)分析稱，三星、臺(tái)積電的 3nm 工藝良率目前都在 50%左右。一位接近三星的人士還透露，要贏得高通等大客戶明年的 3nm 移動(dòng)芯片訂單，良率至少需要提高到 70%。

在半導(dǎo)體制造上，良率直接意味著一整片加工出來的晶圓上能正常工作的芯片的占比。通常來說，一片晶圓上可以同時(shí)制造出上百顆同樣的裸芯片，之后將晶圓片上的裸芯片切割開來，就可以封裝后安裝到產(chǎn)品上。

在成熟工藝上，代工廠的良率一般都能達(dá)到 99%，但在先進(jìn)制程上，由于工藝難度和前期的大量問題，良率就可能非常低。但按照慣例，代工廠并不負(fù)責(zé)承擔(dān)不良芯片的制造成本，這部分費(fèi)用還是由芯片設(shè)計(jì)客戶承擔(dān)，比如蘋果、英偉達(dá)。

當(dāng)然，「50%的良率」未必可信，此前就有大量各種來源的信息給出了各不相同的良率，包括 A17 Pro 從產(chǎn)業(yè)鏈傳出的良率就為 70-80%。但這些消息無一例外，都透露出一個(gè)關(guān)鍵信息，即 3nm 的良率很低。

良率越低，成本越高。

這也是為什么除了蘋果，其他所有主要芯片設(shè)計(jì)公司都沒有選擇在 2023 年這個(gè)節(jié)點(diǎn)采用 3nm 工藝，更多還是瞄準(zhǔn) N3B 之后的工藝。按照臺(tái)積電早前的規(guī)劃，臺(tái)積電 3nm 工藝其實(shí)是包括 N3B（即 N3）、N3E、N3P、N3X 等多個(gè)版本。

臺(tái)積電制程路線圖，圖/臺(tái)積電

甚至在業(yè)界傳聞中，就連蘋果也是與臺(tái)積電簽訂了一份「對(duì)賭」協(xié)議，規(guī)定未來一年臺(tái)積電 N3B 工藝為蘋果專用，且廢片均由臺(tái)積電承擔(dān)成本，而非蘋果買單。

而如果說良率很大程度上決定了 3nm 的成本居高不下，進(jìn)而提高了芯片設(shè)計(jì)公司導(dǎo)入的門檻，那 3nm 的功耗和發(fā)熱問題，也是阻止他們較早導(dǎo)入的關(guān)鍵原因。

發(fā)熱和功耗，3nm 的另一朵「烏云」

iPhone 15 Pro 系列的發(fā)熱問題這里就不再贅述了，我們之前就在文章中分析，iPhone 15 Pro 系列發(fā)熱的「罪魁禍?zhǔn)住咕褪窃O(shè)計(jì)和芯片兩大部分，后者自然就是采用 3nm 工藝的 A17 Pro。

坦率地說，iPhone 15 Pro 的發(fā)熱到底有多大程度是因?yàn)?A17 Pro，A17 Pro 的問題有多大程度是因?yàn)榕_(tái)積電 N3 工藝，目前來講都還沒有比較切實(shí)的論斷。

但問題一定是有的。按照蘋果給出的數(shù)據(jù)，A17 Pro 的晶體管數(shù)量為 190 億，比前代 A16 增加了近 20%，CPU 性能卻只提升了約 10%，GPU 核心數(shù)從 5 個(gè)增加到 6 個(gè)的同時(shí)，峰值性能提升了 20%。不過按照 GeekBench 數(shù)據(jù)來看，峰值性能大幅提高的另一面，是 A17 Pro TDP 峰值功率達(dá)到了驚人的 14W。

這不只是蘋果和臺(tái)積電面對(duì)的問題。

隨著晶體管尺寸不斷逼近物理極限，量子隧穿效應(yīng)帶來的問題也越發(fā)嚴(yán)重，失控的電子引發(fā)的漏電，會(huì)導(dǎo)致芯片更嚴(yán)重的發(fā)熱和功耗問題。所以從 7nm 以后，整個(gè)業(yè)界的「制程焦慮」越發(fā)明顯，對(duì)摩爾定律新出路的探索越發(fā)加快。

當(dāng)然回到 3nm 上，臺(tái)積電和三星也不是毫無準(zhǔn)備的。

N3E 才是臺(tái)積電真正的 3nm，三星押寶 GAA

相比 A17 Pro 上采用的 N3B 工藝，N3E 是臺(tái)積電計(jì)劃推出的一個(gè)完全不同的工藝節(jié)點(diǎn)，在功耗控制方面更加理想。

臺(tái)積電不僅用上了「創(chuàng)新的阻擋工藝」，更重要的是 FINFLEX 技術(shù)的導(dǎo)入，讓芯片設(shè)計(jì)人員可以在一個(gè)模組內(nèi)混搭不同的標(biāo)準(zhǔn)單元，實(shí)現(xiàn)同時(shí)優(yōu)化性能、功耗和面積。包括 N3P、N3X、N3AE、N3S 等工藝節(jié)點(diǎn)，實(shí)際都是 N3E 的后續(xù)變體。

而且從過去半年的消息來看，普遍指出 N3E 的良率要好于 N3B，一份文件顯示，N3E 256Mb SRAM 平均良率達(dá)到 80%，Mobile 與 HPC 芯片的良率也達(dá) 80%。此前，也一直存在臺(tái)積電考慮放棄 N3B 節(jié)點(diǎn)，推遲到 N3E 節(jié)點(diǎn)正式進(jìn)入 3nm 的傳聞。

圖/臺(tái)積電

9 月 7 日，聯(lián)發(fā)科與臺(tái)積電共同宣布，聯(lián)發(fā)科首款采用臺(tái)積電 3 納米制程生產(chǎn)的天璣旗艦芯片已經(jīng)成功流片，該款天璣旗艦芯片將于 2024 年下半年上市?；敬_定，這款天璣旗艦芯片（天璣 9400）采用了臺(tái)積電 N3E 工藝，而官方透露：

臺(tái)積電 N3E 工藝的邏輯密度相比 N5 工藝增加了約 60%，在相同功耗下速度提升 18%，或者在相同速度下功耗降低 32%。

相比之下，去年年末的 IEDM（IEEE 國際電子器件大會(huì)）上，臺(tái)積電披露 N3B 工藝實(shí)際只將 SRAM 密度提高了約 5%（相比 N5 工藝），與其最初聲稱的 20% 也是相去甚遠(yuǎn)。

另外，9 月底業(yè)內(nèi)又傳出英偉達(dá)也下單了臺(tái)積電 3nm 制程，以生產(chǎn) Blackwell 構(gòu)架 B100 數(shù)據(jù)中心 GPU，預(yù)計(jì)將采用更側(cè)重性能增強(qiáng)的 N3P 或 N3X 工藝。

可以這么說，N3E 及其變種對(duì)于大多數(shù)芯片廠商來說，才是真正的 3nm。

而在三星這邊，去年 6 月就率先宣布了在 3nm 成功應(yīng)用 GAAFET 技術(shù)。GAAFET 的正式名稱是全環(huán)繞柵極晶體管（Gate-All-Around FET），架構(gòu)上最明顯的變化在單位面積內(nèi)的利用效率。

晶體管架構(gòu)變遷，圖/三星

眾所周知，計(jì)算性能最底層其實(shí)就是晶體管的「一開一關(guān)」，代表了二進(jìn)制中的「0」和「1」，更底層是對(duì)晶體管內(nèi)通道（又稱溝道）的控制能力。FinFET 第一次將通道從橫向轉(zhuǎn)為豎向，而三星采用了寬通道（納米片）的 GAAFET 技術(shù)，在單位面積內(nèi)支持更多通道的控制，由此得以實(shí)現(xiàn)了：

與 5nm 工藝相比，第一代 3nm 工藝可以使功耗降低 45%，性能提升 23%，芯片面積減少 16%；而第二代 3nm 工藝則使功耗降低 50%，性能提升 30%，芯片面積減少 35%。（注：三星第二代 3nm 也要等到明年。）

相比臺(tái)積電還在用的 FinFET 技術(shù)，GAA 擁有更好的靜電控制能力。法國信息技術(shù)電子實(shí)驗(yàn)室高級(jí)集成工程師 Sylvain Barraud 也指出：「與 FinFET 相比，GAA 堆疊的納米線還具有更高的有效溝道寬度，能夠提供更高的性能?！?/p>

事實(shí)上，臺(tái)積電和英特爾也早早宣布將在 2nm 節(jié)點(diǎn)正式導(dǎo)入 GAA 技術(shù)，之所以沒有在 3nm 節(jié)點(diǎn)，主要顧慮還是技術(shù)成熟度不高帶來的良率問題，三星 GAA 3nm 此前就多次傳出嚴(yán)重的良率問題，甚至是在宣布量產(chǎn)后找上美國 Silicon Frontline Technology 公司，合作提高 3nm GAA 工藝的良率。

所以對(duì)三星來說，關(guān)鍵還是在于保持 3nm GAA 能效優(yōu)勢的同時(shí)，如何盡可能地提高良率。

寫在最后

時(shí)至今日，所有人都明白，在物理尺寸上極其微小的芯片，在現(xiàn)實(shí)世界是何等的重要，而芯片上的每一寸進(jìn)步，實(shí)質(zhì)上也會(huì)推動(dòng)全世界算力的大幅提升，這也是過去幾十年人類科技進(jìn)步的主要?jiǎng)恿χ弧?/p>

與 1nm 之后的未來相比，3nm 目前遇到的問題既不困難也不意外，晶圓廠早就有所預(yù)想和準(zhǔn)備。但即便是芯片制程無限逼近物理極限的幾年后，從來也沒有什么無解的問題。

大規(guī)模集成電路興起的時(shí)候，糟糕良率一度讓很多公司失去了信心，但還是仙童半導(dǎo)體、德州儀器等公司將芯片制造車間換成了無塵的超凈間，進(jìn)入的人都要穿上極其嚴(yán)密的防護(hù)服，確保灰塵、汗液和毛發(fā)不會(huì)損壞脆弱的晶圓，實(shí)現(xiàn)了足夠高的良率。

MOS 管（場效應(yīng)晶體管）接近性能極限的時(shí)候，很多人也認(rèn)為晶體管不能再變小，芯片性能提升到了盡頭。但最終，F(xiàn)inFET 架構(gòu)繼續(xù)推動(dòng)了芯片技術(shù)的前進(jìn)。

2019 年，在臺(tái)積電內(nèi)部舉辦的運(yùn)動(dòng)會(huì)上，臺(tái)積電創(chuàng)始人張忠謀被媒體問到了摩爾定律是否走到盡頭時(shí)，他認(rèn)為這個(gè)問題的答案，沒有人知道，因?yàn)楹竺嬷辽龠€有 5nm、3nm 和 2nm 的技術(shù)。但他相信，摩爾定律的未來會(huì)是：

山窮水盡疑無路，柳暗花明又一村。