1. 介紹

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield-Programmable Gate Array)是當(dāng)今電子領(lǐng)域不可或缺的一部分，具有出色的靈活性和可配置性。不過(guò)，F(xiàn)PGA依賴(lài)SRAM單元進(jìn)行配置，因此容易受到單粒子翻轉(zhuǎn)（Single-Event Upsets，SEU）的影響。本文探討了FPGA中的SEU,強(qiáng)調(diào)了必須防范SEU的原因，以及快速錯(cuò)誤糾正的重要性。

2. 理解單粒子翻轉(zhuǎn)

SRAM單元FPGA的核心

SRAM單元是FPGA的控制中心，存儲(chǔ)著控制其運(yùn)行的比特流。SRAM單元狀態(tài)發(fā)生任何變化都可能導(dǎo)致災(zāi)難性的功能故障，因此，SEU是一個(gè)十分嚴(yán)重的問(wèn)題。

晶體管縮小和SEU

雖然SRAM單元通常采用較老的技術(shù)，但隨著為節(jié)省芯片面積而縮小晶體管尺寸，SRAM單元對(duì)SEU的敏感性也會(huì)增加。晶體管尺寸縮小降低了SRAM保存數(shù)據(jù)的能力，使其對(duì)各種外部因素更加敏感，特別是在航空航天應(yīng)用中。

宇宙射線和地球表面

通常，宇宙射線會(huì)在地球大氣層中消散，對(duì)地表居民幾乎不構(gòu)成威脅。然而，由于SRAM單元的晶體管尺寸不斷縮小，人們擔(dān)心即使宇宙射線減弱也會(huì)造成SEU，從而可能導(dǎo)致FPGA故障。

相關(guān)粒子

造成SEU的兩種粒子主要是中子（模擬宇宙射線）和α粒子，這兩種粒子通常由封裝中的焊球發(fā)射。雖然可以更換材料，但通常更經(jīng)濟(jì)的做法是有效處理SEU。

3. 高云FPGA解決方案優(yōu)勢(shì)

增強(qiáng)SRAM單元

要防止SEU，首先要增強(qiáng)SRAM單元。高云的創(chuàng)新之舉有：設(shè)計(jì)定制的SRAM單元；增強(qiáng)SRAM單元抗干擾性。這一舉措顯著提高了抗SEU能力，甚至在較小的芯片尺寸，如22nm的Arora V器件中也是如此。

22nm的BSRAM仍使用TSMC的晶圓廠技術(shù)，軟錯(cuò)誤率（Soft Error Rate，SER）報(bào)告中存在顯著的差異。高云為用戶(hù)提供了硬件校驗(yàn)和糾錯(cuò)（Error Checking and Correction，ECC）電路，用于在讀取BSRAM內(nèi)容時(shí)糾正BSRAM的SEU錯(cuò)誤。

性能比較

高云的抗SEU能力更強(qiáng)，全面的測(cè)試數(shù)據(jù)彰顯了這一性能優(yōu)勢(shì)。

受控測(cè)試

為了量化抗SEU能力，進(jìn)行中子和α粒子轟擊的受控測(cè)試至關(guān)重要。高云的故障率數(shù)據(jù)顯示，高云FPGA的抗SEU能力非常強(qiáng)，超過(guò)了競(jìng)爭(zhēng)產(chǎn)品和先前幾代的FPGA。以下是與高云GW2A 55nm配置SRAM單元的比較，該單元來(lái)自TSMC 55nm GP工藝。

表 1 55nm TSMC 配置SRAM單元 VS 22nm高云配置SRAM單元

4. 快速錯(cuò)誤糾正

錯(cuò)誤糾正的重要性

對(duì)于關(guān)鍵任務(wù)的應(yīng)用，錯(cuò)誤糾正至關(guān)重要。高云采用基于漢明碼的錯(cuò)誤糾正系統(tǒng)，能夠檢測(cè)和糾正數(shù)據(jù)錯(cuò)誤。

比較錯(cuò)誤糾正

與X公司相比，X公司只能糾正一位錯(cuò)誤，而高云的GW5A器件可以糾正兩位錯(cuò)誤并報(bào)告三位錯(cuò)誤，提高了系統(tǒng)的可靠性。（138K器件是GW5A器件中唯一糾正一位錯(cuò)誤的器件）X公司只能每個(gè)frame中糾正一位錯(cuò)誤或者相鄰兩位錯(cuò)誤（高級(jí)模式下），而高云的GW5A器件可以每個(gè)frame中糾正更多類(lèi)型的兩位錯(cuò)誤或者分布在frame中不同位置的更多位的錯(cuò)誤，并報(bào)告不可修復(fù)的多位錯(cuò)誤，提高了系統(tǒng)的可靠性。

高效的幀大小

高云FPGA的幀設(shè)計(jì)注重效率，與X公司的幀相比，每幀的位數(shù)要少得多。幀大小較小可降低出現(xiàn)多位錯(cuò)誤的風(fēng)險(xiǎn)。

關(guān)于幀大小的更多信息：

138K: 幀長(zhǎng)1513比特

25k: 幀長(zhǎng)469比特

60k: 幀長(zhǎng)918比特

作為對(duì)比，X公司7系列器件的幀長(zhǎng)為3232比特。

專(zhuān)用Parabit

高云在SRAM幀內(nèi)集成了專(zhuān)用Parabit，簡(jiǎn)化了錯(cuò)誤糾正過(guò)程，無(wú)需使用fabric功能來(lái)進(jìn)行檢測(cè)和糾正操作。高云提供了一個(gè)簡(jiǎn)單的封裝IP——“SEU Handler”，使用戶(hù)能輕松訪問(wèn)SEU報(bào)告和糾正功能。這樣既提高了效率，也提高了可靠性。

可定制的掃描頻率

高云的FPGA解決方案提供了可定制的掃描頻率，能實(shí)現(xiàn)更快的錯(cuò)誤檢測(cè)和糾正，這對(duì)于在關(guān)鍵的服務(wù)器環(huán)境中保持不間斷運(yùn)行至關(guān)重要。在高級(jí)模式下，掃描頻率可高達(dá)200MHz。

5. 效率與整合

高云的FPGA解決方案將緩解SEU功能集成到硬件中，簡(jiǎn)化了客戶(hù)的部署過(guò)程。這確保了運(yùn)行的高效可靠。

6. 高云22nm FPGA軟錯(cuò)誤率測(cè)試報(bào)告

測(cè)試背景

高云的FPGA設(shè)備是基于SRAM的，這意味著用戶(hù)邏輯是通過(guò)內(nèi)部的配置SRAM單元進(jìn)行編程和控制的。

業(yè)界對(duì)由α粒子或中子粒子引起的SRAM單元的SEU有充分的了解，并且在對(duì)于在計(jì)算關(guān)鍵任務(wù)、功能安全和高可靠性應(yīng)用的系統(tǒng)故障率時(shí)需要考慮到這一點(diǎn)。

已測(cè)試的SRAM

SRAM單元的數(shù)量可從比特流文件中得出。

比特流文件包含需要編程到FPGA SRAM單元陣列的所有數(shù)據(jù)。

因此，根據(jù)陣列大小，可以得到SRAM單元的數(shù)量。

這種陣列包括兩類(lèi)SRAM單元：一類(lèi)是配置SRAM；另一類(lèi)是塊SRAM，用戶(hù)在設(shè)計(jì)中將其用于存儲(chǔ)器存儲(chǔ)，不涉及邏輯控制。

表1和表2顯示了SEU所導(dǎo)致的軟錯(cuò)誤率，該SEU會(huì)影響用作配置SRAM和塊SRAM的存儲(chǔ)單元。

測(cè)試方法

中子截面根據(jù)JESD89/6加速高能中子測(cè)試程序的CSNS射束測(cè)試確定，熱中子截面根據(jù)JESD89/7加速熱中子測(cè)試程序確定。

紐約市的中子軟錯(cuò)誤率以FIT/Mb為單位進(jìn)行了校正。

α粒子截面是根據(jù)JESD89/5加速α粒子測(cè)試程序，以镅-241源作為α輻射源測(cè)定的，α SER（FIT/MB）是根據(jù)α發(fā)射率每小時(shí)每平方厘米0.001計(jì)數(shù)校正的。

配置SRAM的SER

表2顯示了SEU所導(dǎo)致的SER，該SEU會(huì)影響用作配置SRAM的存儲(chǔ)單元。

表2配置SRAM的SER

Note！ ? [1]實(shí)驗(yàn)在帶有650Kbytes SRAM的GW5A-25產(chǎn)片上進(jìn)行。 ? [2]實(shí)驗(yàn)在常溫下進(jìn)行，使用典型的電源電壓。 ? [3]數(shù)據(jù)來(lái)源于中國(guó)散裂中子源。 ? [4]典型的阿爾法數(shù)據(jù)基于0.001個(gè)每平方厘米每小時(shí)的阿爾法發(fā)射率 ? [5]中子軟錯(cuò)誤率（以FIT/Mb為單位）根據(jù)JESD89A在紐約市進(jìn)行了修正。.

? [6]在啟用ECC功能的測(cè)試中，所有在測(cè)試期間檢測(cè)到的SEU都進(jìn)行了糾正，SER為0。

塊SRAM的SER

表3顯示了SEU所導(dǎo)致的SER，該SEU會(huì)影響用作塊SRAM的存儲(chǔ)單元。

表3塊SRAM的SER

Note！ ? [1]實(shí)驗(yàn)在帶有126Kbytes SRAM的GW5A-25產(chǎn)片上進(jìn)行。 ? [2]實(shí)驗(yàn)在常溫下進(jìn)行，使用典型的電源電壓。 ? [3]數(shù)據(jù)來(lái)源于中國(guó)散裂中子源。 ? [4]典型的阿爾法數(shù)據(jù)基于0.001個(gè)每平方厘米每小時(shí)的阿爾法發(fā)射率

? [5]中子軟錯(cuò)誤率（以FIT/Mb為單位）根據(jù)JESD89A在紐約市進(jìn)行了修正。

配置SRAM的ECC

為驗(yàn)證高云22nm FPGA的ECC功能，高云成立了一個(gè)實(shí)驗(yàn)小組。

在相同的FLUX實(shí)驗(yàn)條件下，SRAM的回讀頻率為15MHz，回讀和比較周期為 44610us，在回讀過(guò)程中可以觀察SEU，其中觀察到了SBU，但沒(méi)有觀察到MBU。所有觀察到的SBU都被ECC電路糾正，整個(gè)比特流保持完好，從而器件可以正常工作。

7. 結(jié)論

高云的GW5A和GW5AT系列FPGA在防止和糾正SEU方面表現(xiàn)出色憑借增強(qiáng)SRAM單元、高效糾錯(cuò)和專(zhuān)用Parabits，高云為關(guān)鍵任務(wù)應(yīng)用提供了更可靠、更高效的解決方案。

高云的FPGA解決方案使客戶(hù)即使在最具挑戰(zhàn)的環(huán)境中，也能滿(mǎn)懷信心地部署穩(wěn)健的系統(tǒng)。