chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓級封裝用半燒結(jié)型銀漿粘接工藝

半導(dǎo)體封裝工程師之家 ? 來源:半導(dǎo)體封裝工程師之家 ? 作者:半導(dǎo)體封裝工程師 ? 2024-01-17 18:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

共讀好書

李志強 胡玉華 張巖 翟世杰

(中國電子科技集團公司第五十五研究所)

摘要:

選取了一種半燒結(jié)型銀漿進行粘接工藝研究,通過剪切強度測試和空洞率檢測確定了合適的點膠工藝參數(shù),并進行了紅外熱阻測試和可靠性測試。結(jié)果表明,該半燒結(jié)型銀漿的工藝操作性好,燒結(jié)后膠層空洞率低;當(dāng)膠層厚度控制在30 μm左右時,剪切強度達到25.73 MPa;采用半燒結(jié)型銀漿+TSV轉(zhuǎn)接板的方式燒結(jié)功放芯片,其導(dǎo)熱性能滿足芯片的散熱要求;經(jīng)過可靠性測試后,燒結(jié)芯片的剪切強度沒有下降,具有較高的穩(wěn)定性和可靠性,可用于晶圓級封裝中功率芯片的粘接。

0 引言

隨著射頻微系統(tǒng)技術(shù)在信息技術(shù)、生物醫(yī)療、工業(yè)控制等眾多領(lǐng)域的應(yīng)用越來越廣泛,對更高集成度、更高性能、更高工作頻率、更低成本的多通道多功能器件的需求也更加迫切 [1-2] 。傳統(tǒng)器件由于其本身的物理極限難以實現(xiàn)進一步的突破,因此當(dāng)前在封裝層面提高器件的集成度就變得越來越重要。晶圓級封裝是一種先基于硅通孔(Through Silicon Via,TSV)技術(shù)制造硅基轉(zhuǎn)接板,再集成GaN、GaAs等化合物多功能芯片和Si CMOS 控制芯片,將化合物芯片、Si CMOS芯片與TSV轉(zhuǎn)接板進行三維堆疊的先進封裝技術(shù),是促進射頻微系統(tǒng)器件低成本、小型化與智能化發(fā)展的重要途徑。

傳統(tǒng)Si芯片與GaAs芯片通過導(dǎo)電銀漿進行晶圓級封裝的技術(shù)已應(yīng)用到實際生產(chǎn)中,相關(guān)全自動貼裝設(shè)備、固化設(shè)備以及工藝技術(shù)、可靠性等都已有相當(dāng)成熟的配套與研究。但隨著以SiC、GaN為代表的第三代半導(dǎo)體單片微波集成電路(MMIC)器件在高溫大功率場景中的快速應(yīng)用,苛刻的服役條件對功率芯片的互連提出了更高要求:一方面要求互連材料本身具有良好的導(dǎo)熱性能,另一方面要求在進行長時間高溫服役時具有高可靠性。普通導(dǎo)電銀漿的導(dǎo)熱性較差,在高溫下使用會因熱疲勞效應(yīng)導(dǎo)致連接強度下降 [3] ,可靠工作溫度低,已不能滿足功率芯片互連的應(yīng)用要求。因此,急需尋找既能低溫?zé)Y(jié)高溫服役,又能兼容現(xiàn)有貼裝、固化設(shè)備的新型連接材料。

近年來,納米Ag顆粒燒結(jié)銀漿在電子封裝中表現(xiàn)出良好的應(yīng)用前景。此類銀漿大多為全燒結(jié)型,主要成分通常為納米級Ag顆粒、微米級Ag顆粒以及分散劑等有機溶劑,其黏度、觸變指數(shù)等性能與普通導(dǎo)電銀漿相差不大,完全可使用現(xiàn)有的晶圓級全自動貼裝設(shè)備和固化設(shè)備。燒結(jié)后有機溶劑分解揮發(fā),連接層幾乎為純銀,具有很高的熱導(dǎo)率、良好的導(dǎo)電性、優(yōu)異的抗腐蝕性及抗蠕變性 [4-5] 。然而已有研究 [6-8] 發(fā)現(xiàn),Ag納米顆粒容易發(fā)生電化學(xué)遷移,銀燒結(jié)層長時間高溫服役時組織容易發(fā)生孔隙聚集并失效;對于鍍金界面,即使連接層的初始性能優(yōu)良,但由于Ag-Au之間的強烈互擴散,在長時間高溫服役的過程中性能也會迅速下降。為提高長時間高溫服役的可靠性,國外已有機構(gòu)研制了半燒結(jié)型銀漿,增加了環(huán)氧樹脂含量,使其性能和燒結(jié)后狀態(tài)介于全燒結(jié)型銀漿與普通導(dǎo)電銀漿之間。文中選取了一種半燒結(jié)型銀漿進行粘接工藝研究,通過掌握該銀漿的工藝操作性,確定出合適的粘接工藝參數(shù),并測試其導(dǎo)熱性能和可靠性,以期能夠用于晶圓級封裝中功率芯片的粘接。

1 試驗方法

經(jīng)廣泛調(diào)研,選取了德國Henkel公司生產(chǎn)的一款型號為ABP 8068TA的半燒結(jié)型銀漿,主要性能參數(shù)見表1??梢钥闯?,半燒結(jié)型銀漿ABP 8068TA的導(dǎo)電性和導(dǎo)熱性遠高于導(dǎo)電銀漿H20E和MD140,但黏度介于兩者之間,觸變指數(shù)相差不大,因此可使用現(xiàn)有的晶圓級全自動貼裝設(shè)備。推薦的固化曲線如圖1所示,燒結(jié)溫度為200 ℃,可使用現(xiàn)有的固化設(shè)備。

制備試樣使用的硅芯片尺寸為2.3 mm×1.96 mm×0.25 mm,背面電鍍金,厚約8.5 μm;使用的硅基尺寸為14.5 mm×13.5 mm×0.725 mm,表面電鍍金,厚約3.5 μm。采用半自動點膠機進行點膠貼片,點膠參數(shù)見表2。通過控制單個膠點的點膠時間,制備不同膠層厚度的試樣,制備的試樣如圖2(a)所示。采用厭氧烘箱按圖1所示的固化曲線進行燒結(jié);通過X-ray檢測燒結(jié)后的膠層狀態(tài)和空洞率;采用推拉力測試儀進行剪切強度測試。

51f73e64-b019-11ee-9b10-92fbcf53809c.png

51fe2094-b019-11ee-9b10-92fbcf53809c.png

5201cd48-b019-11ee-9b10-92fbcf53809c.png

采用半燒結(jié)型銀漿+TSV轉(zhuǎn)接板的方式燒結(jié)GaN功放芯片,粘接試樣如圖2(b)所示,測試其導(dǎo)熱性能是否滿足芯片的散熱要求,并與Au80Sn20共晶合金+無氧銅載體的燒結(jié)工藝進行對比。所選GaN功放芯片的型號為WFDN080120-P41-5,尺寸為2.5 mm×1.6 mm×0.08 mm,背金厚約6.0 μm,頻率8~12 GHz,熱耗14.5 W;TSV轉(zhuǎn)接板和無氧銅載體的尺寸為2.5 mm×3.0 mm×0.2 mm,TSV轉(zhuǎn)接板表面電鍍金,厚約3.5 μm。將試樣裝配到管殼里,再進行金絲互聯(lián),完成整個測試樣件的制備。

520df398-b019-11ee-9b10-92fbcf53809c.png

通過可靠性測試驗證半燒結(jié)型銀漿在實際工作中的性能變化,可靠性測試的試驗方法和條件見表3。通過SEM觀察界面形貌,采用推拉力測試儀進行剪切強度測試。

521f5d72-b019-11ee-9b10-92fbcf53809c.png

2 試驗結(jié)果與分析

2.1 剪切強度及空洞率測試結(jié)果

根據(jù)GJB548C-2021中方法2019.3規(guī)定:按2倍力曲線判斷,若附著區(qū)面積大于4.13 mm 2 ,被試件承受的最小作用力應(yīng)為49 N;若附著區(qū)面積小于或等于4.13 mm 2 ,被試件承受的最小作用力應(yīng)為12.2 N/mm 2 。

圖3所示為不同點膠時間制備試樣的固化后狀態(tài),滿足目檢要求,且銀漿沒有過分溢出。圖4所示為制備試樣的剪切力,并標(biāo)示了剪切力的極差范圍。可以看出,所有試樣的剪切力都能滿足GJB548C-2021中的規(guī)定。同時還可以看出,試樣的剪切力隨點膠時間的增加,變化并不明顯。點膠時間越長,膠量越多,膠層相應(yīng)越厚,因此可以推斷:在一定范圍內(nèi),膠層厚度對剪切力影響不大,這將會大大提高工藝窗口寬度;當(dāng)點膠時間為35 ms時,剪切力最大,為115.97 N,即剪切強度為25.73 MPa,對應(yīng)的膠層厚度約為30 μm,如圖5(a)所示。由于劃片后膠層邊緣不易分辨,因此測量的是包含硅芯片與硅基板鍍金層的尺寸,鍍金層總厚度約為12 μm。半燒結(jié)型銀漿ABP 8068TA的黏度較小,觸變指數(shù)較大,硅芯片放置后在自身質(zhì)量的作用下,就已能夠?qū)y漿緩慢擠出,保證了膠層厚度的一致性以及溢膠的充足。從圖5(b)的X-ray檢測照片也可以進一步確認(rèn),膠層內(nèi)部均勻一致,幾乎無空洞存在。

522e7e10-b019-11ee-9b10-92fbcf53809c.png

5240b58a-b019-11ee-9b10-92fbcf53809c.png

2.2 紅外熱阻測試結(jié)果

采用半自動點膠機進行功放芯片的粘接,點膠參數(shù)見表4。功放芯片粘接到TSV轉(zhuǎn)接板上的外觀狀態(tài)和X-ray檢測照片如圖6所示??梢钥闯觯酒辰悠秸?,無明顯傾斜;芯片四周溢膠充足,且無銀漿上翻至芯片表面造成污染、短路;粘接輪廓面光滑無孔洞、無裂紋;膠層內(nèi)部均勻一致,幾乎無空洞存在;完全滿足射頻微系統(tǒng)對功率芯片裝配的要求。

524d6fbe-b019-11ee-9b10-92fbcf53809c.png

525ca6dc-b019-11ee-9b10-92fbcf53809c.png

52752518-b019-11ee-9b10-92fbcf53809c.png

圖7所示為采用兩種燒結(jié)方式的紅外熱阻測試結(jié)果??梢钥闯?,采用半燒結(jié)型銀漿ABP 8068TA將功放芯片燒結(jié)到TSV轉(zhuǎn)接板上的方式時,熱阻值為5±1 ℃/W,滿足芯片的散熱要求。但相較于采用Au80Sn20共晶合金將功放芯片燒結(jié)到無氧銅載體上的方式,熱阻增大了約1 ℃/W,表明半燒結(jié)型銀漿ABP 8068TA+TSV轉(zhuǎn)接板方式的散熱能力略差于傳統(tǒng)的金錫共晶+無氧銅載體方式。這可能是因為半燒結(jié)型銀漿在燒結(jié)時,由于環(huán)氧樹脂的存在,無法像全燒結(jié)型銀漿那樣使連接層為純銀,因此在一定程度上降低了導(dǎo)熱性能。

5286e2b2-b019-11ee-9b10-92fbcf53809c.png

2.3 界面組織及可靠性測試結(jié)果

燒結(jié)銀漿的低溫?zé)Y(jié)機理為:銀漿中含有的納米金屬顆粒通過其高表面能在低溫下經(jīng)過互相擴散、長大形成相對致密的連接層,同時納米金屬顆粒與兩側(cè)的鍍層金屬或者基體金屬也通過固態(tài)擴散形成界面冶金結(jié)合 [9] 。因此,燒結(jié)銀漿可以在較低的溫度下通過無壓燒結(jié)形成牢固連接。圖8所示為采用半燒結(jié)型銀漿ABP 8068TA燒結(jié)功放芯片的截面SEM圖。圖9所示為采用全燒結(jié)型銀漿燒結(jié)芯片的截面SEM圖。由圖8可以看出,銀漿在燒結(jié)過程中發(fā)生了致密化行為,形成了良好連續(xù)的致密體,厚度約30 μm,與劃片測量一致;不同于圖9中銀顆粒燒結(jié)后形成的多孔性結(jié)構(gòu),半燒結(jié)型銀漿燒結(jié)后,銀顆粒并沒有完全連接到一起,而是形成更大尺寸的銀顆粒,通過交叉排布形成緊密連接;環(huán)氧樹脂填充到銀顆粒之間的縫隙中,使連接層整體的孔隙率降低;界面處的銀顆粒與鍍金層通過原子擴散形成了良好的冶金結(jié)合,結(jié)合緊密,沒有裂紋。因此,燒結(jié)后的連接層能夠為功率芯片的機械強度和導(dǎo)電導(dǎo)熱提供可靠保障。

529473fa-b019-11ee-9b10-92fbcf53809c.png

52a4ad4c-b019-11ee-9b10-92fbcf53809c.png

功率芯片在工作時會較長時間處在較高溫度下,這就需要半燒結(jié)型銀漿在進行長時間高溫服役的過程中具有良好的穩(wěn)定性和可靠性。圖10所示為采用半燒結(jié)型銀漿ABP 8068TA燒結(jié)功放芯片經(jīng)過可靠性測試后的剪切力。由圖10(a)可以看出,隨著存儲時間的增加,燒結(jié)芯片的剪切力整體呈緩慢上升趨勢,都高于存儲前的剪切力;這種變化趨勢可能是經(jīng)過一定時間的高溫存儲后,銀漿中殘存的有機物得以進一步分解揮發(fā),銀顆粒繼續(xù)擴散、長大,使燒結(jié)孔隙進一步減少,致密度提高;同時銀漿中的銀原子持續(xù)擴散到芯片與基板鍍金層中形成冶金結(jié)合,從而使連接強度得以提高 [10-11] 。由圖10(b)可以看出,隨著溫循次數(shù)的增加,燒結(jié)芯片的剪切力變化不明顯,原因可能在于燒結(jié)后,連接層銀顆粒之間存在的微小孔隙被環(huán)氧樹脂填充,使連接層彈性模量降低,這有利于應(yīng)力的釋放,因此在較強的熱應(yīng)力作用下仍能保持較好的連接強度穩(wěn)定性。

52b66276-b019-11ee-9b10-92fbcf53809c.png

3 結(jié)論

1)半燒結(jié)型銀漿ABP 8068TA的工藝操作性好,工藝窗口寬;燒結(jié)芯片的剪切強度達到25.73 MPa,且膠層內(nèi)部均勻一致,空洞率低;可使用現(xiàn)有的晶圓級全自動貼裝設(shè)備和固化設(shè)備,滿足晶圓級全自動大批量裝配的應(yīng)用需求。

2)半燒結(jié)型銀漿+TSV轉(zhuǎn)接板方式的導(dǎo)熱性能滿足功率芯片的散熱要求;經(jīng)過可靠性測試后,燒結(jié)芯片的剪切強度沒有下降,具有較高的穩(wěn)定性和可靠性,可用于晶圓級封裝中功率芯片的粘接。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    460

    文章

    52520

    瀏覽量

    441129
  • 測試
    +關(guān)注

    關(guān)注

    8

    文章

    5706

    瀏覽量

    128901
  • 晶圓級封裝
    +關(guān)注

    關(guān)注

    5

    文章

    41

    瀏覽量

    11671
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    工藝到設(shè)備全方位解析錫膏在封裝中的應(yīng)用

    封裝含扇入、扇出、倒裝芯片、TSV 等工藝
    的頭像 發(fā)表于 07-02 11:53 ?440次閱讀
    從<b class='flag-5'>工藝</b>到設(shè)備全方位解析錫膏在<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>中的應(yīng)用

    什么是扇出封裝技術(shù)

    扇出封裝(FO-WLP)通過環(huán)氧樹脂模塑料(EMC)擴展芯片有效面積,突破了扇入封裝的I
    的頭像 發(fā)表于 06-05 16:25 ?935次閱讀
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>扇出<b class='flag-5'>封裝</b>技術(shù)

    從SiC模塊到AI芯片,低溫燒結(jié)膠卡位半導(dǎo)體黃金賽道

    電子發(fā)燒友網(wǎng)綜合報道 所謂低溫燒結(jié)膠是一種以銀粉為主要成分、通過低溫燒結(jié)工藝實現(xiàn)芯片與基板高強度連接的高性能封裝材料。其核心成分為納米
    發(fā)表于 05-26 07:38 ?1399次閱讀

    超聲波指紋模組靈敏度飛升!低溫納米燒結(jié)漿立大功

    的納米特性,展現(xiàn)出了卓越的性能優(yōu)勢,成為了指紋模組材料領(lǐng)域的一顆新星,有望引領(lǐng)指紋模組進入一個全新的發(fā)展階段 。 探秘低溫納米燒結(jié)漿 微觀世界里的神奇
    發(fā)表于 05-22 10:26

    扇出封裝技術(shù)的工藝流程

    常規(guī)IC封裝需經(jīng)過將與IC封裝基板焊接,再將IC基板焊接至普通PCB的復(fù)雜過程。與之不同,WLP基于IC
    的頭像 發(fā)表于 05-14 11:08 ?771次閱讀
    扇出<b class='flag-5'>型</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術(shù)的<b class='flag-5'>工藝</b>流程

    封裝工藝中的封裝技術(shù)

    我們看下一個先進封裝的關(guān)鍵概念——封裝(Wafer Level Package,WLP)。
    的頭像 發(fā)表于 05-14 10:32 ?666次閱讀
    <b class='flag-5'>封裝工藝</b>中的<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術(shù)

    封裝技術(shù)的概念和優(yōu)劣勢

    封裝(WLP),也稱為封裝,是一種直接在
    的頭像 發(fā)表于 05-08 15:09 ?650次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術(shù)的概念和優(yōu)劣勢

    深入探索:封裝Bump工藝的關(guān)鍵點

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,封裝(WLP)作為先進封裝技術(shù)的重要組成部分,正逐漸成為集成電路封裝
    的頭像 發(fā)表于 03-04 10:52 ?2168次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>Bump<b class='flag-5'>工藝</b>的關(guān)鍵點

    150℃無壓燒結(jié)最簡單三個步驟

    的熱點。在材料科學(xué)與電子工程領(lǐng)域,燒結(jié)技術(shù)作為連接與成型的關(guān)鍵工藝之一,始終占據(jù)著舉足輕重的地位。接下來,我們將詳細(xì)介紹150℃無壓燒結(jié)AS9378TB的最簡單三個步驟,以便讀者和客
    發(fā)表于 02-23 16:31

    精通芯片工藝:提升半導(dǎo)體封裝可靠性

    隨著半導(dǎo)體技術(shù)的不斷發(fā)展,芯片工藝作為微電子封裝技術(shù)中的關(guān)鍵環(huán)節(jié),對于確保芯片與外部電路的穩(wěn)定連接、提升封裝產(chǎn)品的可靠性和性能具有至關(guān)重
    的頭像 發(fā)表于 02-17 11:02 ?1169次閱讀
    精通芯片<b class='flag-5'>粘</b><b class='flag-5'>接</b><b class='flag-5'>工藝</b>:提升半導(dǎo)體<b class='flag-5'>封裝</b>可靠性

    一種新型RDL PoP扇出封裝工藝芯片到鍵合技術(shù)

    扇出中介層封裝( FOWLP)以及封裝堆疊(Package-on-Package, Po
    的頭像 發(fā)表于 01-22 14:57 ?3297次閱讀
    一種新型RDL PoP扇出<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝工藝</b>芯片到<b class='flag-5'>晶</b><b class='flag-5'>圓</b>鍵合技術(shù)

    封裝技術(shù)詳解:五大工藝鑄就輝煌!

    和低成本等優(yōu)點,成為滿足現(xiàn)代電子產(chǎn)品小型化、多功能化和高性能化需求的關(guān)鍵技術(shù)。本文將詳細(xì)解析封裝的五項基本工藝,包括光刻(Photol
    的頭像 發(fā)表于 01-07 11:21 ?1667次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術(shù)詳解:五大<b class='flag-5'>工藝</b>鑄就輝煌!

    背面涂敷工藝的影響

    一、概述 背面涂敷工藝是在背面涂覆一層特定的材料,以滿足封裝過程中的各種需求。這種
    的頭像 發(fā)表于 12-19 09:54 ?620次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>背面涂敷<b class='flag-5'>工藝</b>對<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的影響

    低溫?zé)o壓燒結(jié)在射頻通訊上的5大應(yīng)用,除此之外,燒結(jié)還有哪些應(yīng)用呢?歡迎補充

    **低溫?zé)o壓燒結(jié)在射頻通訊上的5大應(yīng)用 SHAREX善仁新材推出在射頻通訊領(lǐng)域的無壓燒結(jié)系列,可以應(yīng)用的領(lǐng)域主要體現(xiàn)在以下5個方面: 1 射頻元器件的
    發(fā)表于 09-29 16:26

    詳解不同封裝工藝流程

    在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同
    的頭像 發(fā)表于 08-21 15:10 ?3002次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程