chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

3D芯片技術(shù)成關(guān)鍵,AR原型芯片獲得巨大的性能提升

IEEE電氣電子工程師 ? 來源:映維網(wǎng)Nweon ? 2024-02-29 17:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

增強(qiáng)現(xiàn)實(shí)(AR)系統(tǒng)的設(shè)計(jì)存在許多限制因素。近日,Meta公司的研究科學(xué)家Tony Wu在IEEE國(guó)際固態(tài)電路會(huì)議(ISSCC,https://www.isscc.org/)上對(duì)工程師們介紹了其AR原型芯片,他提到最重要的是“當(dāng)你四處走動(dòng)時(shí),你必須看起來舒適”。

AR系統(tǒng)也必須是輕量級(jí)的,不能釋放大量熱量。它需要節(jié)省電力 —— 因?yàn)闆]有人想每隔幾個(gè)小時(shí)就給可穿戴電子設(shè)備充電一次。Wu是Meta團(tuán)隊(duì)的一員,該團(tuán)隊(duì)致力于開發(fā)硅智能,以制造一種名為Aria的AR系統(tǒng)。Wu告訴工程師,解決方案的很大一部分是3D芯片集成技術(shù)。在ISSCC上,Meta詳細(xì)介紹了其AR原型芯片是如何使用3D技術(shù)在相同的區(qū)域以相同或更少的能量做更多的事情。

ca2e3ace-d6d7-11ee-a297-92fbcf53809c.png

原型芯片是兩個(gè)尺寸相等的集成電路組成,尺寸為4.1x3.7毫米。它們?cè)谝环N稱為面對(duì)面晶圓到晶圓(face-to-face wafer-to-wafer)混合鍵合(hybrid bonding)的過程中鍵合在一起。顧名思義,它包括翻轉(zhuǎn)兩個(gè)完全處理過的晶片,使它們彼此面面對(duì)并粘合,以便它們的直接連接在一起。混合鍵合意味著它是銅對(duì)銅的直接連接,無需焊接。

采用臺(tái)積電技術(shù)意味著兩塊硅可以大約每2微米形成一次垂直連接。原型并沒有完全利用這種密度:它需要兩片硅之間大約3.3萬個(gè)信號(hào)連接和600萬個(gè)電源連接。底部芯片使用硅通孔(TSV)——向下穿過硅的垂直連接——將信號(hào)從芯片中輸入并通電。

3D堆疊意味著該團(tuán)隊(duì)可以在不增加芯片尺寸的情況下提高芯片的計(jì)算能力,使其能夠處理更大的任務(wù)。該芯片的機(jī)器學(xué)習(xí)單元在底部芯片上有四個(gè)計(jì)算核心和1兆字節(jié)的本地內(nèi)存,但頂部芯片又增加了3兆字節(jié),可以通過27000個(gè)垂直數(shù)據(jù)通道以相同的速度和能量訪問——0.15pJ/Byte——就好像它們是一大塊硅一樣。

該團(tuán)隊(duì)在機(jī)器學(xué)習(xí)任務(wù)上測(cè)試了該芯片,該任務(wù)對(duì)增強(qiáng)現(xiàn)實(shí)、手部跟蹤至關(guān)重要。該3D芯片能夠同時(shí)跟蹤兩只手,所用的能量比單個(gè)芯片僅用一只手所能消耗的能量低40%。更重要的是,它的速度提高了40%。

除了機(jī)器學(xué)習(xí),該芯片還能完成圖像處理任務(wù),3D在這里再次發(fā)揮了很大的作用。2D版本僅限于壓縮圖像,而3D芯片可以使用相同數(shù)量的能量實(shí)現(xiàn)全高清。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    53

    文章

    5292

    瀏覽量

    131105
  • 3D芯片
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    18975
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8528

    瀏覽量

    135848
  • TSV
    TSV
    +關(guān)注

    關(guān)注

    4

    文章

    135

    瀏覽量

    82232
  • 硅通孔
    +關(guān)注

    關(guān)注

    2

    文章

    28

    瀏覽量

    12044

原文標(biāo)題:3D芯片技術(shù)是Meta AR原型芯片獲得巨大性能提升的關(guān)鍵

文章出處:【微信號(hào):IEEE_China,微信公眾號(hào):IEEE電氣電子工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

    、3D及5.5D的先進(jìn)封裝技術(shù)組合與強(qiáng)大的SoC設(shè)計(jì)能力,Socionext將提供高性能、高品質(zhì)的解決方案,助力客戶實(shí)現(xiàn)創(chuàng)新并推動(dòng)其業(yè)務(wù)增長(zhǎng)。
    的頭像 發(fā)表于 09-24 11:09 ?1893次閱讀
    Socionext推出<b class='flag-5'>3D</b><b class='flag-5'>芯片</b>堆疊與5.5<b class='flag-5'>D</b>封裝<b class='flag-5'>技術(shù)</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    無線通信(CCWC),可以解決傳統(tǒng)芯片內(nèi)采用金屬互連線、硅通孔燈通信的瓶頸,提高芯片性能和能效,同時(shí)大大縮小面積。 CCWC面臨的挑戰(zhàn): 2、3D堆疊 1)
    發(fā)表于 09-15 14:50

    iTOF技術(shù),多樣化的3D視覺應(yīng)用

    視覺傳感器對(duì)于機(jī)器信息獲取至關(guān)重要,正在從二維(2D)發(fā)展到三維(3D),在某些方面模仿并超越人類的視覺能力,從而推動(dòng)創(chuàng)新應(yīng)用。3D 視覺解決方案大致分為立體視覺、結(jié)構(gòu)光和飛行時(shí)間 (TOF)
    發(fā)表于 09-05 07:24

    Chiplet與3D封裝技術(shù):后摩爾時(shí)代的芯片革命與屹立芯創(chuàng)的良率保障

    在摩爾定律逐漸放緩的背景下,Chiplet(小芯片技術(shù)3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而,隨著
    的頭像 發(fā)表于 07-29 14:49 ?472次閱讀
    Chiplet與<b class='flag-5'>3D</b>封裝<b class='flag-5'>技術(shù)</b>:后摩爾時(shí)代的<b class='flag-5'>芯片</b>革命與屹立芯創(chuàng)的良率保障

    多芯粒2.5D/3D集成技術(shù)研究現(xiàn)狀

    面向高性能計(jì)算機(jī)、人工智能、無人系統(tǒng)對(duì)電子芯片性能、高集成度的需求,以 2.5D3D 集成技術(shù)
    的頭像 發(fā)表于 06-16 15:58 ?894次閱讀
    多芯粒2.5<b class='flag-5'>D</b>/<b class='flag-5'>3D</b>集成<b class='flag-5'>技術(shù)</b>研究現(xiàn)狀

    從焊錫膏到3D堆疊:材料創(chuàng)新如何重塑芯片性能規(guī)則?

    在摩爾定律逼近物理極限的當(dāng)下,先進(jìn)封裝技術(shù)正成為半導(dǎo)體行業(yè)突破性能瓶頸的關(guān)鍵路徑。以系統(tǒng)級(jí)封裝(SiP)、晶圓級(jí)封裝(WLP)、3D堆疊、Chiplet異構(gòu)集成為代表的顛覆性方案,正重
    的頭像 發(fā)表于 04-10 14:36 ?872次閱讀
    從焊錫膏到<b class='flag-5'>3D</b>堆疊:材料創(chuàng)新如何重塑<b class='flag-5'>芯片</b><b class='flag-5'>性能</b>規(guī)則?

    3D IC背后的驅(qū)動(dòng)因素有哪些?

    3D芯片設(shè)計(jì)背后的驅(qū)動(dòng)因素以及3D封裝的關(guān)鍵芯片芯片和接口IP要求。
    的頭像 發(fā)表于 03-04 14:34 ?731次閱讀
    <b class='flag-5'>3D</b> IC背后的驅(qū)動(dòng)因素有哪些?

    DAD1000驅(qū)動(dòng)芯片3D功能嗎?

    DAD1000驅(qū)動(dòng)芯片3D功能嗎
    發(fā)表于 02-21 13:59

    芯片3D堆疊封裝:開啟高性能封裝新時(shí)代!

    在半導(dǎo)體行業(yè)的快速發(fā)展歷程中,芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對(duì)性能、功耗、尺寸等多方面要求的日益嚴(yán)苛,傳統(tǒng)的2
    的頭像 發(fā)表于 02-11 10:53 ?2061次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆疊封裝:開啟高<b class='flag-5'>性能</b>封裝新時(shí)代!

    技術(shù)前沿:半導(dǎo)體先進(jìn)封裝從2D3D關(guān)鍵

    技術(shù)前沿:半導(dǎo)體先進(jìn)封裝從2D3D關(guān)鍵 半導(dǎo)體分類 集成電路封測(cè)技術(shù)水平及特點(diǎn)?? ? 1. 發(fā)展概述 ·自20世紀(jì)90年代以來,集成電
    的頭像 發(fā)表于 01-07 09:08 ?2563次閱讀
    <b class='flag-5'>技術(shù)</b>前沿:半導(dǎo)體先進(jìn)封裝從2<b class='flag-5'>D</b>到<b class='flag-5'>3D</b>的<b class='flag-5'>關(guān)鍵</b>

    技術(shù)資訊 | 2.5D3D 封裝

    本文要點(diǎn)在提升電子設(shè)備性能方面,2.5D3D半導(dǎo)體封裝技術(shù)至關(guān)重要。這兩種解決方案都在不同程度提高了
    的頭像 發(fā)表于 12-07 01:05 ?1848次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 | 2.5<b class='flag-5'>D</b> 與 <b class='flag-5'>3D</b> 封裝

    DMD芯片3D打印中的創(chuàng)新應(yīng)用

    隨著科技的不斷進(jìn)步,3D打印技術(shù)已經(jīng)從最初的原型制造,逐漸擴(kuò)展到工業(yè)制造、醫(yī)療、教育等多個(gè)領(lǐng)域。DMD芯片作為一種高精度的光控制設(shè)備,其在3D
    的頭像 發(fā)表于 12-05 10:55 ?1854次閱讀

    Bumping工藝升級(jí),PVD濺射技術(shù)關(guān)鍵推手

    領(lǐng)域的關(guān)鍵技術(shù)之一。它通過在芯片表面制作金屬凸塊提供芯片電氣互連的“點(diǎn)”接口,廣泛應(yīng)用于FC(倒裝)、WLP(晶圓級(jí)封裝)、CSP(芯片級(jí)封裝)、3
    的頭像 發(fā)表于 11-14 11:32 ?2695次閱讀
    Bumping工藝升級(jí),PVD濺射<b class='flag-5'>技術(shù)</b><b class='flag-5'>成</b><b class='flag-5'>關(guān)鍵</b>推手

    一文理解2.5D3D封裝技術(shù)

    隨著半導(dǎo)體行業(yè)的快速發(fā)展,先進(jìn)封裝技術(shù)成為了提升芯片性能和功能密度的關(guān)鍵。近年來,作為2.5D
    的頭像 發(fā)表于 11-11 11:21 ?4428次閱讀
    一文理解2.5<b class='flag-5'>D</b>和<b class='flag-5'>3D</b>封裝<b class='flag-5'>技術(shù)</b>

    3D堆疊像素探測(cè)器芯片技術(shù)詳解(72頁P(yáng)PT)

    3D堆疊像素探測(cè)器芯片技術(shù)詳解
    的頭像 發(fā)表于 11-01 11:08 ?3732次閱讀
    <b class='flag-5'>3D</b>堆疊像素探測(cè)器<b class='flag-5'>芯片</b><b class='flag-5'>技術(shù)</b>詳解(72頁P(yáng)PT)