在近日，中國企業(yè)長鑫存儲技術(shù)有限公司展示了其專利——“半導體結(jié)構(gòu)及其制造方法”。此項專利已于申請公布日2024年3月12日正式公開，公開編號為CN117693193A。

這個新穎的發(fā)明主要是關(guān)于一款包含以下幾個部分的半導體結(jié)構(gòu)：基底，基底上分布著一系列等距排列的電容接觸結(jié)構(gòu)，隔離結(jié)構(gòu)，它處于基底頂部并在電容接觸結(jié)構(gòu)之間；隔離結(jié)構(gòu)頂部高度低于電容接觸結(jié)構(gòu)；隔離凹槽，從隔離結(jié)構(gòu)頂部延伸到內(nèi)部空間，且與電容接觸結(jié)構(gòu)保持距離。

通過在隔離結(jié)構(gòu)頂部設計隔離凹槽，可以有效地防止由于電容接觸材料氧化所引起的相鄰電容接觸結(jié)構(gòu)的互相干擾，從而防止短路現(xiàn)象的發(fā)生。這樣一來，后續(xù)的電容生成過程就不會受到干擾，提高了產(chǎn)品的生產(chǎn)效率和使用可靠性，進而提升了整體半導體結(jié)構(gòu)的質(zhì)量水平和電子性能。