匹 配 試 驗(yàn) 項(xiàng) 目

晶體振蕩器俗稱晶振，是晶振電路的核心元器件。晶振電路用于產(chǎn)生時(shí)間頻率基準(zhǔn)，為微控制器系統(tǒng)(Microcontroller Unit，MCU)提供精準(zhǔn)的時(shí)基。在實(shí)際應(yīng)用中，如果晶振電路負(fù)載參數(shù)匹配不當(dāng)，一方面，可能會(huì)造成晶振電路工作頻率出現(xiàn)偏差，進(jìn)而造成計(jì)時(shí)不準(zhǔn)，通信不能同步；另一方面，在睡眠喚醒時(shí)，電路擾動(dòng)較小，可能會(huì)導(dǎo)致晶振電路起振困難。無論哪種情況，均會(huì)影響微控制器系統(tǒng)的性能甚至造成其無法工作。為此，華昕電子專門提供合理的匹配晶振電路負(fù)載參數(shù)的技術(shù)支持。

頻率偏差

負(fù)載電容的計(jì)算與測試匹配

1.理論計(jì)算方法
負(fù)載電容CL的大小取決于外部電容CL1、CL2和等效雜散電容CS，計(jì)算公式如下：

CL=(C1*C2)/(C1+C2)+Cs

華昕的datasheet中會(huì)給出晶振的負(fù)載電容CL的標(biāo)稱值。等效雜散電容CS與芯片引腳、焊盤、封裝引腳和印刷電路板走線等均有關(guān)系，無法得到具體理論數(shù)值，按照經(jīng)驗(yàn)，通常估算為3～5 pF。一般兩個(gè)外部電容CL1和CL2選定為相同電容值。文中選定的晶振負(fù)載電容CL為8 pF，代入公式(1)可計(jì)算得到CL1=CL2=6～10 pF。

經(jīng)過理論計(jì)算得到的外部電容CL1和CL2的范圍值可以作為后續(xù)測試匹配的參考，然后通過實(shí)際測試匹配實(shí)驗(yàn)確定最優(yōu)外部電容容值。

2.測試匹配方法

晶振的具體測試匹配方法是根據(jù)理論計(jì)算所得電容值范圍附近選取典型電容值的電容，然后分別測試并記錄不同外部電容值下的振蕩頻率、振蕩頻偏等參數(shù)，通過對(duì)比各參數(shù)選取最優(yōu)外部電容值。

最優(yōu)外部電容值評(píng)價(jià)準(zhǔn)則：實(shí)測振蕩頻率越接近標(biāo)稱振蕩頻率，振蕩頻偏越小，則電容值越優(yōu)，實(shí)際測試匹配過程需要權(quán)衡選擇電容值。

3.測試匹配過程晶振電路測試匹配的環(huán)境設(shè)置如圖所示。

此處測試的目的僅僅是為了進(jìn)行不同負(fù)載參數(shù)下晶振特性的比對(duì)，驗(yàn)證理論推算的正確性，因此我們選用示波器作為基本測量設(shè)備，如果需要獲取精度更高的頻率數(shù)據(jù)，需要選用專業(yè)的顯頻儀等設(shè)備進(jìn)行測量。

本次示例選取6.8、8、10和100 pF 4種容值電容作為外部CL1和CL2的備選電容，限流電阻固定為1.5 kΩ，選擇100 pF電容是為了更明顯地驗(yàn)證當(dāng)外部電容值和理論計(jì)算值差別較大時(shí)的晶振輸出波形的表現(xiàn)狀況。通過更換不同容值的外部電容，并利用示波器采集晶振電路輸出波形(CL1和CL2需同時(shí)更換，保證CL1和CL2的容值始終一致)。對(duì)比輸出波形的穩(wěn)定性、頻率偏差和幅值大小來判斷最佳容值。

4.測試結(jié)果及分析

圖中給出了當(dāng)外部電容為6.8、8、10及100 pF時(shí)，晶振電路的輸出波形。從圖中可以看出，在前3種外部電容配置下，晶振電路的輸出波形均較為平滑，未出現(xiàn)突變區(qū)域，波形重復(fù)度較高。當(dāng)外部電容提升至100 pF時(shí)，可以看出，晶振電路輸出波形呈現(xiàn)出明顯不平滑現(xiàn)象，波形不規(guī)律區(qū)域較多。

當(dāng)外部電容為6.8、8和10 pF時(shí)，晶振電路輸出波形的平均頻偏對(duì)比?？梢钥闯觯?dāng)外部電容為8和10 pF時(shí)，平均頻偏較低，且二者之間差別不大，當(dāng)外部電容為6.8 pF時(shí)，平均頻偏明顯升高。說明8和10 pF是較為合適的容值。