在新手開始PCB設(shè)計(jì)時(shí)，通常將該過程視為簡(jiǎn)單的“連接點(diǎn)”：只要建立了連接，如何建立這些連接并不是特別重要。

不幸的是，這與事實(shí)相去甚遠(yuǎn)。作為 PCB 設(shè)計(jì)工程師，尤其是隨著電子設(shè)備速度的不斷提高和排放標(biāo)準(zhǔn)的嚴(yán)格，我們需要關(guān)注 PCB 和互連的最復(fù)雜的細(xì)節(jié)。如果我們粗心大意，我們就有可能面臨信號(hào)完整性差和電磁兼容性差的風(fēng)險(xiǎn)。

在過去的幾年里，我們遇到了相當(dāng)多的其他PCB設(shè)計(jì)工程師的PCB，其中有很多常見的，錯(cuò)誤的情況。

本文旨在說明初學(xué)者的五大PCB設(shè)計(jì)錯(cuò)誤，以及我們可以做些什么來避免犯這些錯(cuò)誤。讓我們開始吧！

走線間距：

制造商將擁有他們可以制造的最小間隙。所需的間隙越小，電路板的成本通常就越高。

初學(xué)者的一個(gè)常見錯(cuò)誤是認(rèn)為簡(jiǎn)單地遵守允許的最小或可制造的間隙是要走的路。如上所示，所有信號(hào)類型的走線都打包在一起，僅受設(shè)計(jì)規(guī)則的限制，設(shè)置為制造商允許的最小走線間距。

不幸的是，這種操作會(huì)使制造變得更加困難，而且容易提高PCB不良率，這種布線方式會(huì)顯著增加走線到走線的耦合，從而導(dǎo)致串?dāng)_和噪聲增加。

除非根本無法避免，否則應(yīng)盡量避免長(zhǎng)距離緊密間隔、平行運(yùn)行的走線。

因此，我們的第一個(gè)簡(jiǎn)單技巧是在跡線之間留出足夠的間距。根據(jù)經(jīng)驗(yàn)，這至少是信號(hào)層到相鄰參考層之間間距的三倍。例如，對(duì)于 0.11mm 的介電厚度，我們希望走線間距最小為 0.33mm，但最好更大。

走線寬度：

另一個(gè)常見的初學(xué)者PCB設(shè)計(jì)錯(cuò)誤是將相同的走線寬度用于任何類型的走線。無論是載電走線、高阻抗節(jié)點(diǎn)還是高速信號(hào)等。

在整個(gè)設(shè)計(jì)中使用相同的走線寬度可能很方便，但這肯定不是最佳選擇。

跡線及其寬度應(yīng)根據(jù)各種因素確定大小。例如，承載較大電流的走線應(yīng)更寬，高阻抗和靈敏的信號(hào)走線需要更細(xì)，射頻信號(hào)的走線通常需要控制阻抗。

很多人會(huì)驚訝地發(fā)現(xiàn)，例如，0.2mm寬的走線可以處理高達(dá)約一安培的電流，而溫度僅為20攝氏度！

Via Sizin：

與走線一樣，通孔也需要適當(dāng)調(diào)整尺寸。對(duì)于通孔，我們有兩個(gè)主要參數(shù)需要確定。整體通孔直徑和鉆頭直徑。從通孔直徑中減去鉆頭，然后將結(jié)果減半，得到環(huán)形環(huán)。

制造商將對(duì)鉆頭直徑和環(huán)形環(huán)具有最小能力。初學(xué)者 PCB 設(shè)計(jì)人員通常會(huì)使鉆頭直徑過大或過小，或者環(huán)形環(huán)太小而無法可靠制造（即使有?。?/p>

我對(duì)“標(biāo)準(zhǔn)”通孔的建議是直徑為0.7 毫米，鉆頭為 0.3 毫米。這樣的通孔可以很容易地承載大約一到兩安培的電流。

解耦：

對(duì)于PCB設(shè)計(jì)新手工程師來說，正確的去耦是一個(gè)經(jīng)常被忽視的方面。然而，不幸的是，解耦對(duì)于一個(gè)運(yùn)行良好和正常運(yùn)行的系統(tǒng)至關(guān)重要。

通過低阻抗連接實(shí)現(xiàn)良好的去耦，確保在短時(shí)間內(nèi)向需要大量能量的IC提供適當(dāng)?shù)墓β省ｋS著IC上升和下降時(shí)間的減少，以及電流需求的增加，這成為一個(gè)更加關(guān)鍵的問題。

我們可以通過將去耦電容器放置在靠近相關(guān)IC引腳的位置，使用短而寬的走線，以及將電源通孔彼此靠近，從而實(shí)現(xiàn)良好的去耦。

Reference Planes：

最后一個(gè)技巧是在設(shè)計(jì)中使用實(shí)心基準(zhǔn)（最常見的是“GND”或“0V”平面）。

許多設(shè)計(jì)工程師只關(guān)心信號(hào)的正向路徑。然而，信號(hào)和電力在閉環(huán)中傳播，需要返回源頭。

事實(shí)證明，當(dāng)在PCB上鋪設(shè)AC（頻率大于幾kHz）走線時(shí)，返回電流瞬時(shí)位于下面的平面中。這是由于電磁場(chǎng)包含信號(hào)的實(shí)際能量并在跡線和平面之間產(chǎn)生。

因此，我們需要確保對(duì)于交流信號(hào)，我們正下方有一個(gè)參考平面。這可以是 0V，或者在某些情況下，可以是合適的參考電源平面。我們還需要確保在這個(gè)參考平面上不會(huì)產(chǎn)生任何大的空隙或分裂，如果我們這樣做了，我們不會(huì)在信號(hào)層上用跡線穿過這些分裂。這樣做會(huì)產(chǎn)生嚴(yán)重的 EMI 問題。

聲明：文章和圖片來源于網(wǎng)絡(luò)，版權(quán)歸原作者所有。如有侵權(quán)，請(qǐng)聯(lián)系刪除。