日前，行芯受邀在中國計算機學(xué)會(CCF)舉辦的芯片大會上發(fā)表了題為“集成芯片產(chǎn)業(yè)崛起：設(shè)計+EDA+先進封裝”的主題演講。

CCF Chip 2024大會以“發(fā)展芯技術(shù)、智算芯未來”為主題，聚焦智能化時代的芯片技術(shù)，圍繞目前芯片領(lǐng)域發(fā)展大趨勢下芯片設(shè)計與EDA、新型體系架構(gòu)、容錯計算應(yīng)用、新興計算機工程與工藝等熱門話題，聚集了來自全國各地的頂尖科學(xué)家、學(xué)者和行業(yè)專家，共同探討和分享各自領(lǐng)域的最新研究成果和發(fā)展趨勢。

行芯主題演講

在會議中，韓盛代表行芯深入分析了封裝和設(shè)計的最新進展和未來趨勢。他指出，隨著高性能計算、人工智能、數(shù)據(jù)中心等應(yīng)用對于高效能和高性能算力需求持續(xù)增長，單芯片系統(tǒng)實現(xiàn)方案從設(shè)計、實現(xiàn)、可靠性等各個方面都遇到了嚴峻的技術(shù)挑戰(zhàn)。

三維異構(gòu)集成的3DIC Chiplet設(shè)計，通過水平和垂直方向上的多芯片集成堆疊，使得芯片系統(tǒng)在性能、功耗、良率、成本、市場等諸多因素中獲得最佳平衡。三維異構(gòu)集成的3DIC Chiplet設(shè)計，通過水平和垂直方向上的多芯片集成堆疊，使得芯片系統(tǒng)在性能、功耗、良率、成本、市場等諸多因素中獲得最佳平衡。

行芯的GloryEX3D，GloryBolt，PhyBolt全系簽核產(chǎn)品提供了3DIC的寄生參數(shù)提取，功耗/熱管理，以及3DIC芯片的全生命周期可靠性分析，不僅確保了3DIC設(shè)計的正確性，并且極大地提高了簽核效率。

此次會議不僅是一個學(xué)術(shù)交流的平臺，更是一個展示創(chuàng)新成果、促進合作的機會。行芯的發(fā)言受到了與會者的廣泛關(guān)注，我們也與來自不同領(lǐng)域的專家學(xué)者進行了深入的交流和探討。感謝CCF Chip 2024給行芯提供發(fā)言機會，我們也真誠地歡迎業(yè)界同仁、公司、學(xué)校聯(lián)系行芯，來試用我們的簽核EDA工具，提出寶貴的意見和建議。