如圖1.9所示。這個(gè)流程圖是一個(gè)相對(duì)比較高等級(jí)的FPGA開(kāi)發(fā)流程，從項(xiàng)目的提上議程開(kāi)始，設(shè)計(jì)者需要進(jìn)行FPGA功能的需求分析，然后進(jìn)行模塊的劃分，比較復(fù)雜和龐大的設(shè)計(jì)，則會(huì)通過(guò)模塊劃分把工作交給一個(gè)團(tuán)隊(duì)的多人協(xié)作完成。各個(gè)模塊的具體任務(wù)和功能劃分完畢（通常各個(gè)模塊間的通信和接口方式也同時(shí)被確定），則可以著手進(jìn)行詳細(xì)設(shè)計(jì)，包括代碼輸入、綜合優(yōu)化、實(shí)現(xiàn)（映射和布局布線）。

為了保證設(shè)計(jì)達(dá)到預(yù)期要求，各種設(shè)計(jì)的約束輸入以及仿真驗(yàn)證也穿插其間。在EDA工具上驗(yàn)證無(wú)誤后，則可以生成下載配置文件燒錄到實(shí)際器件中進(jìn)行板級(jí)的調(diào)試工作。從圖中的箭頭示意不難看出，設(shè)計(jì)的迭代性是FPGA開(kāi)發(fā)過(guò)程中的一個(gè)重要特點(diǎn)，這就要求設(shè)計(jì)者從一開(kāi)始就要非常認(rèn)真細(xì)致，否則后續(xù)的很多工作量可能就是不斷的返工。

圖1.7 FPGA開(kāi)發(fā)流程

當(dāng)然了，對(duì)于沒(méi)有實(shí)際工程經(jīng)驗(yàn)的初學(xué)者而言，這個(gè)流程圖可能不是那么容易理解。不過(guò)沒(méi)有關(guān)系，我們會(huì)簡(jiǎn)化這個(gè)過(guò)程，從實(shí)際操作角度，以一個(gè)比較簡(jiǎn)化的順序的方式來(lái)理解這個(gè)流程。如圖1.8所示，從大的方面來(lái)看，F(xiàn)PGA開(kāi)發(fā)流程不過(guò)是三個(gè)階段，第一個(gè)階段是概念階段，或者也可以稱之為架構(gòu)階段，這個(gè)階段的任務(wù)是項(xiàng)目前期的立項(xiàng)準(zhǔn)備，如需求的定義和分析、各個(gè)設(shè)計(jì)模塊的劃分；第二個(gè)階段是設(shè)計(jì)實(shí)現(xiàn)階段，這個(gè)階段包括編寫(xiě)RTL代碼、并對(duì)其進(jìn)行初步的功能驗(yàn)證、邏輯綜合和布局布線、時(shí)序驗(yàn)證，這一階段是詳細(xì)設(shè)計(jì)階段；第三個(gè)階段是FPGA器件實(shí)現(xiàn)，除了器件燒錄和板級(jí)調(diào)試外，其實(shí)這個(gè)階段也應(yīng)該包括第二個(gè)階段的布局布線和時(shí)序驗(yàn)證，因?yàn)檫@兩個(gè)步驟都是和FPGA器件緊密相關(guān)的。我們這么粗略的三個(gè)階段劃分并沒(méi)有把FPGA整個(gè)設(shè)計(jì)流程完全的孤立開(kāi)來(lái)，恰恰相反，從我們的階段劃分中，我們也看到FPGA設(shè)計(jì)的各個(gè)環(huán)節(jié)是緊密銜接、相互影響的。

圖1.8 簡(jiǎn)化的FPGA開(kāi)發(fā)流程