垂直和橫向氮化鎵(GaN)器件的集成可以成為功率電子學(xué)領(lǐng)域的一次革命性進展。這種集成能夠使驅(qū)動和控制橫向GaN器件與垂直功率器件緊密相鄰。在本文中，我們將總結(jié)一種解決橫向和垂直器件隔離問題的方法。這項技術(shù)為橫向和垂直GaN(vGaN)器件的單片集成提供了一種簡單且可靠的潛在方法。

垂直GaN器件

橫向GaN HEMT器件已廣泛應(yīng)用于許多領(lǐng)域，包括電源適配器和數(shù)據(jù)中心電源。其寬帶隙、高通道遷移率、高飽和速度以及低寄生電容，使得該器件在導(dǎo)通和開關(guān)性能方面相較傳統(tǒng)硅器件具有顯著優(yōu)勢。目前，多家公司正在利用6英寸和8英寸Si(111)襯底大規(guī)模生產(chǎn)橫向GaN功率器件。市面上常見商用HEMT器件的最大額定電壓為650V或以下，但一些制造商已經(jīng)開始生產(chǎn)900V額定電壓的器件。

相比橫向器件，垂直功率器件具有內(nèi)在優(yōu)勢，并且在硅和碳化硅(SiC)器件中占主導(dǎo)地位。對于GaN來說，使用垂直功率器件的好處包括以下幾點：

1.更高的抗陷阱退化能力

在橫向器件中，通道是通過極化誘導(dǎo)的二維電子氣形成的。此類通道容易受到陷阱相關(guān)退化的影響，從而導(dǎo)致導(dǎo)通態(tài)電阻(RDS(on))動態(tài)增加，甚至可能引發(fā)電流崩潰。盡管大多數(shù)制造商已經(jīng)理解并解決了這一問題，但仍會對器件的操作條件產(chǎn)生一定限制。而垂直器件則對基于電荷陷阱的退化更具免疫力。

2.更高的電壓額定值

垂直器件的最大電壓額定值主要通過增加漂移層的厚度來提高。在橫向器件中，由于漂移區(qū)是橫向的，增大器件尺寸會導(dǎo)致電壓額定值的提升難以實現(xiàn)。而對于垂直器件，即使芯片尺寸增加很少，也可以實現(xiàn)更高的電壓額定值。例如，超過900V額定值的HEMT器件制造難度較高，而垂直器件可以更輕松地實現(xiàn)這一目標(biāo)。

3.更高的閾值電壓(Vth)

橫向HEMT本質(zhì)上是耗盡型器件。通過在柵極添加p-GaN層，可以形成增強型器件，但其閾值電壓通常低于2V。這會對驅(qū)動電路、封裝及過電壓約束提出更高要求，以避免誤導(dǎo)通。盡管一些制造商通過兩芯片級聯(lián)的方式解決了這一問題，但多家研究團隊已展示出基于垂直MOS架構(gòu)的GaN器件，其閾值電壓通常高于3V，更適合功率器件的應(yīng)用。

4.雪崩擊穿能力

垂直器件在漏-源結(jié)超過擊穿電壓時通常會發(fā)生雪崩擊穿。這種可逆機制允許器件承受由系統(tǒng)故障(如負(fù)載中的線圈短路)引起的浪涌和瞬態(tài)電流。垂直器件中的能量耗散均勻地分布在漂移區(qū)，而橫向HEMT器件缺乏雪崩能力。此外，橫向器件的表面可能會形成更高的電場，從而需要場板來改善擊穿性能。

5.更高的功率密度和更好熱穩(wěn)定性

垂直器件由于其體積導(dǎo)通特性，更容易設(shè)計用于高功率密度的應(yīng)用。同時，使用同質(zhì)外延的垂直器件不會像橫向GaN-on-Si器件那樣受到晶格失配和熱膨脹差異的限制。

盡管如此，vGaN器件的大規(guī)模生產(chǎn)仍面臨許多挑戰(zhàn)，例如缺陷問題、晶圓翹曲以及緩慢的外延生長速度。目前，多數(shù)GaN襯底的尺寸仍限制在4英寸或以下，相關(guān)研發(fā)多集中在2英寸襯底上。一些工程化襯底(如Qromis的QST)顯示出潛在的解決路徑。此外，低摻雜n型漂移區(qū)和p型摻雜區(qū)的制造難題也需要進一步解決。

垂直和橫向GaN器件的隔離問題

在垂直器件中，襯底通常形成器件的漏極端子。施加高電壓時，會對表面層產(chǎn)生耗盡效應(yīng)，從而影響橫向HEMT器件。實際上，襯底端子會起到背柵的作用，調(diào)節(jié)器件的閾值電壓(Vth)和導(dǎo)通電阻(RDS(on))。最近，Zaidan等人提出了一種通過n+摻雜GaN層有效隔離表面HEMT器件的方法，避免其受到vGaN器件襯底漏極電位的影響。該方法的截面示意圖如圖1所示。

所示的vGaN器件是一種垂直FinFET，與Zhang等人展示的器件類似。研究團隊曾展示出一種具有200nm鰭寬、1.2kV擊穿電壓和0.8V閾值電壓的器件。在本例中，集成的HEMT器件可作為垂直功率器件的柵極驅(qū)動器。HEMT器件的制造過程包括對vGaN漂移層的刻蝕，以及在刻蝕區(qū)域內(nèi)選擇性外延HEMT層，包括底部的n+摻雜GaN隔離層、500nm厚的緩沖層、50nm GaN通道、20nm AlGaN勢壘層和2nm GaN保護層。研究人員使用TCAD-Sentaurus對這種結(jié)構(gòu)進行了模擬，并通過已制造HEMT器件的實測數(shù)據(jù)校準(zhǔn)了模擬結(jié)果。

圖2顯示了在無隔離情況下，襯底背偏電壓從-50V變化到100V時，HEMT輸出特性的模擬結(jié)果。正如預(yù)期，隨著正背偏電壓的增加，背柵效應(yīng)增強了通道反轉(zhuǎn)和電子濃度，顯著降低了RDS(on)。

器件的閾值電壓隨著襯底電壓從0V變化到100V，從-1.7V下降到-2.95V，而在-50V時則移動到-0.2V。這種閾值電壓的變化會導(dǎo)致柵極驅(qū)動電路的嚴(yán)重不穩(wěn)定。

圖3詳細(xì)展示了提出的垂直隔離方法。通過調(diào)整n+ GaN層的摻雜密度和厚度進行模擬。

n+隔離層連接到HEMT的源極端子，并充當(dāng)場屏蔽層。TCAD實驗表明，n+ GaN層的最小厚度需達(dá)到10nm，且摻雜濃度需要高于1×10^18/cm3才能實現(xiàn)有效隔離。在這些最優(yōu)條件下，即使施加100V背偏電壓，HEMT的閾值電壓也保持不變。圖4展示了在10nm、1×10^19/cm3隔離層條件下，HEMT的輸出特性?？梢钥闯觯瑤Ц綦x層且施加100V偏置的曲線與無偏置情況下的曲線完全重疊。

這種簡單且高效的方法可以用于垂直和橫向GaN器件的單片集成，并進一步推動GaN集成功率芯片技術(shù)的發(fā)展。

浮思特科技深耕功率器件領(lǐng)域，為客戶提供IGBT、IPM模塊等功率器件以及單片機(MCU)、觸摸芯片，是一家擁有核心技術(shù)的電子元器件供應(yīng)商和解決方案商。