案例72：PCB中鋪“地”和“電源”要避免耦合

【現(xiàn)象描述】

某產(chǎn)品采用框體背板結(jié)構(gòu)，其他PCB插在背板上通過背板進(jìn)行互連，正視面的底板安裝背板PCB,其他PCB與背板垂直連接，產(chǎn)品結(jié)構(gòu)安裝示意圖如圖6.27所示。 框體采用-48 V直流供電。-48 V電源信號(hào)通過背板傳送到插在框體并與背板相連的各個(gè)PCB中。其中，主控制板是框體系統(tǒng)的總控制系統(tǒng)。

測(cè)試輻射發(fā)射時(shí)，發(fā)現(xiàn)在頻點(diǎn)32.76 MHz處的輻射較高，準(zhǔn)峰值為53.8dBμV/m,超過CLASS A限值近4dB,如圖6.28所示。

在定位過程中發(fā)現(xiàn)，主控制板不插在槽位時(shí)就會(huì)消失，只要主控制板一插上，無論其他PCB如何配置，該點(diǎn)的輻射均存在。在定位過程中還發(fā)現(xiàn)，如在電源線上串磁環(huán)，則該點(diǎn)的輻射也將消失，這說明該點(diǎn)是通過電源線進(jìn)行輻射的，而該頻點(diǎn)源頭來自于主控板，耦合途徑可能在主控制板上，也有可能在背板上。

【原因分析】

為了確定輻射源的耦合途徑，首先對(duì)框體的背板和主控制板的PCB進(jìn)行詳細(xì)的檢查。通過對(duì)背板及主控制板的PCB布線檢查，發(fā)現(xiàn)干擾信號(hào)耦合到電源線的途徑和原因有以下幾種可能：

（1）背板上主控制板槽位的時(shí)鐘布線離框體供電電源-48 V的地較近，同時(shí)與背板DGND的隔離距離為50mil,可能會(huì)耦合到電源線。

（2）時(shí)鐘線布線是采用兩端匹配的方式，通過上拉電阻匹配到VTT電源層。時(shí)鐘信號(hào)輸出原理圖如圖6.29所示。

如果VTT濾波電容選擇的不合理，則可能會(huì)將干擾傳入VTT層，而VTT層與-48 V的電源層在主控制板上有較大面積的重合，-48V電源層很有可能被耦合到干擾。

經(jīng)過以上的初步分析可按以下步驟定位測(cè)試：

步驟一

優(yōu)化框體背板時(shí)鐘匹配電阻的濾波電容，改為0.1μF和0.022μF。

由如圖6.30所示的電容阻抗特性曲線可知，兩電容并聯(lián)后的濾波范圍在幾十兆赫茲之間。修改完后，再進(jìn)行測(cè)試，并聯(lián)兩電容后的測(cè)試結(jié)果如圖6.31所示。

圖6.31中的測(cè)試結(jié)果與以前的測(cè)試結(jié)果相比有改善，說明干擾與VTT電源層有關(guān)，但是耦合發(fā)生在背板還是主控制板，需要進(jìn)行進(jìn)一步的定位。

步驟二

利用專門加工的接插件將主控制板輸出的32.768 MHz時(shí)鐘上拉到VTT制板，然后啟動(dòng)主控制板，通過接插件上拉的原理圖如圖6.32所示。

通過接插件上拉后冉進(jìn)行測(cè)試，結(jié)果如圖6.33所示。

再在電源線上套上磁環(huán)后進(jìn)行測(cè)試，得到如圖6.34所示的結(jié)果。

到此為止，基本上可以說明問題出在主控制板上，而不是背板上，是主控板內(nèi)部存在耦合。需要進(jìn)一步定位的是，耦合是由時(shí)鐘線直接引起的還是由VTT電源層引起的。

步驟三

對(duì)主控制板進(jìn)行處理，關(guān)斷主控板的VTT電源，VTT通過外部線性電源供電，然后連接，如圖6.35所示。

啟動(dòng)主控制板后再進(jìn)行輻射測(cè)試，得到如圖6.36所示的結(jié)果。

32.768 MHz時(shí)鐘輻射基本消失，說明并不是由時(shí)鐘線直接耦合到-48V電源層導(dǎo)致的輻射超標(biāo)，而是由時(shí)鐘信號(hào)的VTT電源層受到時(shí)鐘信號(hào)的影響后對(duì)-48 V電源層耦合造成的。

試驗(yàn)證明，32.768 MHz時(shí)鐘的輻射是主控制板內(nèi)通過VTT耦合到-48V電源層后，再對(duì)主控制板進(jìn)行審查，發(fā)現(xiàn)VTT電源層與-48 V、-48-GND的電源平面有大面積的重合。這樣，VTT中的時(shí)鐘噪聲通過容性耦合的方式耦合到-48V、-48-GND的線上，而與-48V、-48-GND直接相連的框體供電電源線成為了很好的發(fā)射天線。時(shí)鐘噪聲耦合到電源的原理圖如圖6.37所示。

【處理措施】

（1）改變主控制板電源層VTT的電源平面分布，避開-48V電源平面、使-48 V電源平面所在的區(qū)域除-48V電源及其地平面外無其他任何平面。

（2）優(yōu)化VTT電源去耦電容為0.1μF和0.022 μF。

【思考與啟示】

（1）PCB的入口供電電源及其相關(guān)電路應(yīng)與PCB中其他的電路做好良好的隔離與去耦使電源信號(hào)相對(duì)獨(dú)立，以免PCB中的信號(hào)耦合到電源信號(hào)中。

（2）對(duì)干隔離電源，既要做好電平線的隔離，也要做好“0V”線的隔離。

以上案例來自EMC領(lǐng)域知名專家-鄭老師《EMC電磁兼容設(shè)計(jì)與測(cè)試案例分析》著作內(nèi)容其一案例！