CPU是計算機的核心部件，由運算器、控制器、寄存器組和內部總線等部分組成。常見的x86架構CPU核心數相對較少，一般在8 - 32核左右，主要是為了解決復雜的邏輯運算和順序執(zhí)行指令的任務。它在處理單線程任務時效率很高，能夠快速執(zhí)行復雜的指令集，例如進行數學計算、程序的流程控制等操作。

GPU最初是為了圖形渲染而設計的，其架構與CPU有很大不同，采用了大規(guī)模并行架構。以英偉達的CUDA架構為例，它擁有成千上萬個CUDA核心，這些核心可以同時處理多個任務。例如，在深度學習中，GPU可以加速神經網絡的訓練過程，因為神經網絡的訓練涉及大量的矩陣運算，這些運算可以并行處理，GPU的并行架構能夠大大縮短訓練時間。近兩年，GPU也成為EDA（電子設計自動化）加速的技術熱點。

在數字SoC芯片的設計和實現中，為了達到功能、性能、功耗和面積目標，芯片設計者通常需要進行多輪次的迭代和優(yōu)化。數字后端實現環(huán)節(jié)由于涉及的數據規(guī)模龐大且迭代次數多，基于CPU的計算耗時相當長。一般來說，一個后端設計大概需要半年左右的時間，以一個10M Instance規(guī)模的模塊設計為例，基于常見的x86_64架構、16核×128CPU、2.8G主頻的服務器運行數字后端各項任務，每輪時長大約為：布局（Place）75小時、時鐘樹綜合（CTS）45小時、時鐘優(yōu)化（CTSopt）45小時、布線（Route）35小時、布線優(yōu)化（RouteOpt）60小時。如果能夠有效利用GPU的并行計算能力，將對芯片設計的加速非常有幫助。

芯行紀自主研發(fā)的新一代數字實現解決方案，通過適配GPU的環(huán)境，使用GPU為自研布局布線軟件AmazeSys進行了加速，并且獲得了可觀的加速效果。以下是一個基于1.35M Instance設計的GPU加速實例，運行方案如下：

僅使用CPU，啟用31個CPU線程

使用CPU和GPU，啟用31個CPU線程和1個GPU (3584 CUDA cores)

圖1：機器配置

從圖2可以看到，通過啟用1個GPU，placement各個主要階段得到了5到20倍不等的加速比。

圖2：Placement過程中的加速比

從圖3可以看到，使用兩種方案的wire length基本持平， GPU加速時雖然overflow略有增加，但總體獲得了9.1倍加速的效果。并且，當GPU數量增加、性能增強，加速比也將會繼續(xù)增大。

圖3：使用GPU加速的結果

數字布局布線涉及的串行計算相對較多，但每一個環(huán)節(jié)只要能夠有并行的可能的情況下，提前考慮算法以及GPU環(huán)境的匹配，是能夠實現加速可能性的。GPU加速對數字電路的后端設計而言，屬于EDA工具研發(fā)中的新挑戰(zhàn)。芯行紀AmazeSys數字布局布線軟件適配GPU硬件加速技術，為設計者縮短設計周期、加速設計創(chuàng)新提供了新的途徑。

關于芯行紀

芯行紀科技有限公司匯聚EDA研發(fā)和技術支持精英，主營研發(fā)符合3S理念（Smart、Speedy、Simple）、包含新一代布局布線技術的數字實現EDA平臺，并提供高端數字芯片設計解決方案，助力提升芯片設計效率，以科技創(chuàng)新推動發(fā)展新質生產力。