超級結MOSFET開關速度和導通損耗問題：

超級結技術是專為配備600V以上擊穿電壓的高壓功率半導體器件而開發(fā)的，該技術已用于改善導通電阻與擊穿電壓之間的制衡。采用超級結技術有助于降低導通電阻并提高MOSFET的開關速度。但隨著MOSFET開關速度的加快，封裝中的源級連接電感產生反電勢，開始對開關速度產生不利的影響，導通損耗隨之變大。

通過TO-247-4L封裝來解決這些問題：

采用TO-247-4L封裝的超級結MOSFET可以解決這一問題。4引腳TO-247-4L封裝具有柵極驅動回路的開爾文源極連接，可以降低內部源級連接電感的影響。因此，超級結MOSFET與4引腳TO-247-4L封裝組合是高速應用的理想之選。

利用仿真技術分析TO-247-4L封裝的機制

東芝利用SPICE仿真技術分析了4引腳TO-247-4L封裝的機制。經驗證，3引腳TO-247封裝中產生的反電動勢VLS并未在4引腳TO-247-4L封裝中產生。4引腳TO-247-4L封裝的柵極開關速度比3引腳TO-247封裝的柵極開關速度快。因此，4引腳TO-247-4L封裝有助于提高MOSFET開關速度和降低導通損耗，關斷后還有助于抑制柵極振蕩。

我們采用了相同的MOSFET器件模型對4引腳TO-247-4L封裝和3引腳TO-247封裝進行仿真。將源極引線分成兩部分，然后將這兩部分分別連接至柵極和漏極，從而對4引腳TO-247-4L封裝進行建模，下面是3引腳TO-247封裝和4引腳TO-247-4L封裝的仿真模型。

TO-247-4L封裝有助于提高MOSFET開關速度

利用仿真技術驗證了由于源極LSource生成反電動勢VLS，通過MOSFET的電壓并不等于全部的驅動電壓VDRV。MOSFET導通時3引腳封裝的反電動勢VLS、柵極-源極VGS波形如下圖所示。圖中用圓圈突出顯示的部分是LSource的實際電壓。該電壓降低了通過柵極和源極的電壓。因此，如3引腳封裝的VGS波形所示，導通后柵極電壓下降，降低了導通速度。而在4引腳封裝中，通過MOSFET的VGS電壓幾乎等于VDRV。因此，與3引腳封裝相比，4引腳封裝更有助于提高MOSFET開關速度。

TO-247-4L封裝可以降低導通損耗

我們通過仿真和實際測量數(shù)據還驗證了使用TO-247-4L封裝有助于降低導通損耗。下圖顯示了通過仿真和實際測量得出的漏極-源極電壓（VDS）和漏極電流（ID）。根據使用3引腳和4引腳模型得出的仿真結果推斷，4引腳封裝的開關速度更快。此外，我們還借助實際測量結果對具有同樣額定電流的3引腳封裝TK62N60X和4引腳封裝TK62Z60X進行了對比。結果證實，4引腳封裝比3引腳封裝的開關速度更快。導通損耗因提高開關速度降低了19%。

關斷TO-247-4L封裝有助于抑制柵極振蕩

關斷TO-247-4L封裝有助于抑制柵極振蕩TO-247-4L封裝除了可以降低導通損耗之外，關斷后還有助于抑制柵極振蕩。下圖顯示仿真結果，其展示MOSFET關斷時的VGS波形，VGS指4引腳TO-247-4L封裝電路中A和B間的電壓，4引腳封裝比3引腳封裝的柵極振蕩幅度更小。

東芝利用仿真技術分析了4引腳TO-247-4L封裝的機制并驗證，3引腳TO-247封裝中產生的反電動勢并未在4引腳TO-247-4L封裝中產生，4引腳TO-247-4L封裝的開關速度快，可以使導通損耗降低19%。仿真結果還顯示，采用4引腳TO-247-4L封裝可以抑制柵極振蕩。