概述
AD9877是一款單電源電纜調(diào)制解調(diào)器/機(jī)頂盒混合信號(hào)前端，內(nèi)置發(fā)射路徑插值濾波器、完整正交數(shù)字上變頻器和發(fā)射DAC。接收路徑內(nèi)置12位ADC和雙通道8位ADC。內(nèi)部需要的所有時(shí)鐘和輸出系統(tǒng)時(shí)鐘均由PLL從單晶體或時(shí)鐘輸入產(chǎn)生。
數(shù)據(jù)表：*附件：AD9877單電源電纜調(diào)制解調(diào)器 機(jī)頂盒混合信號(hào)前端技術(shù)手冊(cè).pdf

發(fā)射路徑插值濾波器提供12或16倍的升采樣系數(shù)，輸出信號(hào)帶寬高達(dá)8.4 MHz。直接數(shù)字頻率合成器（DDS）可以產(chǎn)生最高65 MHz的載波頻率，頻率調(diào)諧分辨率為26位。發(fā)射DAC的分辨率為12位，能以高達(dá)232 MSPS的采樣速率工作。模擬輸出可以在0 dB至7.5 dB范圍內(nèi)調(diào)整，步進(jìn)為0.5 dB，以便在輸出電平需要降低時(shí)保持發(fā)射路徑信噪比（SNR）性能。

12位ADC具有出色的欠采樣性能，使其可提供10個(gè)以上的有效位數(shù)（ENOB），中頻輸入最高可達(dá)75 MHz。12位中頻ADC的采樣速率最高達(dá)33MHz，使其可以處理寬帶信號(hào)輸入。

提供兩個(gè)可編程Σ-Δ型DAC，可用來(lái)控制可變?cè)鲆?a href="http://www.brongaenegriffin.com/tags/放大器/" target="_blank">放大器（VGA）或電壓控制調(diào)諧器等外部元件。

該器件集成有CA端口，使主機(jī)處理器能通過(guò)MxFE串行端口(SPORT)控制AD8321/AD8323或AD8322/AD8327可編程增益放大器（PGA）電纜驅(qū)動(dòng)器。

AD9877采用100引腳MQFP封裝。與引腳兼容產(chǎn)品AD9873相比，其接收路徑欠采樣性能更佳，成本更低。額定溫度范圍為-40oC至+85oC工業(yè)溫度范圍。

特性

• 低成本3.3 V CMOS MxFE ^?^ ，用于MCNS-DOCSIS、DVB、DAVIC兼容機(jī)頂盒和電纜調(diào)制解調(diào)器應(yīng)用
• 232 MHz正交數(shù)字上變頻器
• 12位直接中頻DAC (TxDAC+ ^?^ )
• 最高65 MHz載波頻率DDS
• 可編程采樣時(shí)鐘速率
• 可選插值濾波器
• 模擬發(fā)射輸出電平可調(diào)
• 12位、33 MSPS直接中頻ADC
• 雙通道、8位、16.5 MSPS采樣IQ ADC
• 兩個(gè)12位Σ-Δ型輔助DAC
• 與AD8321/AD8325或AD8322/AD8327直接接口
• PGA電纜驅(qū)動(dòng)器

框圖

引腳配置描述

工作原理

若要對(duì)AD9877有一個(gè)總體了解，請(qǐng)參考圖15中的器件架構(gòu)框圖。以下是對(duì)該器件功能的一般性描述。后續(xù)部分將詳細(xì)介紹數(shù)據(jù)路徑的各個(gè)模塊。

發(fā)射部分

調(diào)制模式操作

AD9877接收兩個(gè)6位字，這些字與主時(shí)鐘（MCLK）同步選通進(jìn)入數(shù)據(jù)匯編器。MCLK上的高電平啟動(dòng)一個(gè)傳輸符號(hào)。兩個(gè)連續(xù)的6位字組成一個(gè)12位復(fù)數(shù)符號(hào)。傳入的數(shù)據(jù)被格式化為12位復(fù)數(shù)，其中交替的12位字分別被視為同相（I）和正交（Q）分量。一個(gè)符號(hào)的I和Q分量假定為二進(jìn)制補(bǔ)碼格式。傳輸I/Q數(shù)據(jù)的速率將被稱(chēng)為符號(hào)速率（fsymb），它是主時(shí)鐘速率（fMCLK）的四分之一。

數(shù)據(jù)匯編器接收多路復(fù)用的I/Q數(shù)據(jù)，并創(chuàng)建兩個(gè)并行的12位路徑，分別包含I和Q數(shù)據(jù)對(duì)，它們構(gòu)成一個(gè)復(fù)數(shù)符號(hào)。數(shù)據(jù)匯編器輸出端出現(xiàn)的I和Q數(shù)據(jù)字對(duì)被稱(chēng)為I/Q樣本（fsamp）。由于每個(gè)復(fù)數(shù)符號(hào)需要四個(gè)24位讀取操作，因此fsymb是I/Q樣本速率（fsamp）的四分之一（fsymb = fsamp × 4）。

一旦通過(guò)數(shù)據(jù)匯編器，I/Q數(shù)據(jù)流將被送入兩個(gè)半帶濾波器（半帶濾波器1和2）。這兩個(gè)濾波器的組合使樣本速率提高4倍。因此，在半帶濾波器的輸出端，樣本速率為4 × fsymb，即fMCLK。除了提高樣本速率外，半帶濾波器還提供必要的低通濾波特性，以抑制頻譜鏡像。