文章來(lái)源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文介紹了存儲(chǔ)器測(cè)試中的晶圓揀選工作。

在半導(dǎo)體存儲(chǔ)器測(cè)試中，測(cè)試圖形（Test Pattern）是檢測(cè)故障、驗(yàn)證可靠性的核心工具。根據(jù)測(cè)試序列長(zhǎng)度與存儲(chǔ)單元數(shù)N的關(guān)系，測(cè)試圖形可分為N型、N2型和N3/?型三大類(lèi)。

以下從行業(yè)視角，對(duì)這三類(lèi)測(cè)試圖形進(jìn)行技術(shù)解析與案例分享，分述如下:

N型測(cè)試圖形

N2型測(cè)試圖形

N3/?型測(cè)試圖形

N型測(cè)試圖形

N型測(cè)試圖形：基礎(chǔ)故障的“篩查利器”

N型測(cè)試圖形的測(cè)試序列長(zhǎng)度與N成正比，聚焦于存儲(chǔ)單元、輸入/輸出緩沖器等基礎(chǔ)模塊的故障檢測(cè)。

一、 全“0”/全“1”圖形

測(cè)試原理：按地址順序向所有存儲(chǔ)單元寫(xiě)入全“0”或全“1”，再按相同順序讀出并比較。

行業(yè)價(jià)值：

優(yōu)勢(shì)：可檢測(cè)輸入緩沖器、輸出驅(qū)動(dòng)器及存儲(chǔ)單元的固定故障（Stuck-at Fault）。

局限：幾乎無(wú)法檢測(cè)地址解碼器故障（如地址線短路）。

案例：某DRAM芯片通過(guò)全“0”測(cè)試后，發(fā)現(xiàn)輸出驅(qū)動(dòng)器存在固定“0”故障，導(dǎo)致數(shù)據(jù)總線沖突。

二、棋盤(pán)圖形（Checkerboard）

測(cè)試原理：向相鄰存儲(chǔ)單元交替寫(xiě)入“0”和“1”，形成棋盤(pán)狀分布。

行業(yè)價(jià)值：

優(yōu)勢(shì)：可檢測(cè)相鄰單元間的干擾故障（如電荷共享）。

局限：對(duì)地址故障檢測(cè)能力有限。

案例：某SRAM芯片在棋盤(pán)測(cè)試中，發(fā)現(xiàn)相鄰單元在寫(xiě)入相反數(shù)據(jù)時(shí)出現(xiàn)位翻轉(zhuǎn)，定位為字線耦合電容過(guò)大。

三、 齊步圖形（Marching Pattern）

測(cè)試原理：在全“0”或全“1”背景上，按地址順序逐個(gè)讀寫(xiě)并改寫(xiě)存儲(chǔ)單元，再反向重復(fù)。

行業(yè)價(jià)值：

優(yōu)勢(shì)：可檢測(cè)地址故障（如地址線開(kāi)路）和數(shù)據(jù)保持故障。

標(biāo)準(zhǔn)：JEDEC標(biāo)準(zhǔn)中March C+算法即基于此原理，覆蓋95%以上的存儲(chǔ)器故障。

案例：某NAND Flash通過(guò)齊步測(cè)試發(fā)現(xiàn)地址解碼器存在偏移故障，導(dǎo)致連續(xù)地址映射錯(cuò)誤。

N2型測(cè)試圖形

N2型測(cè)試圖形：地址與數(shù)據(jù)故障的“雙重獵手”

N2型測(cè)試圖形的測(cè)試序列長(zhǎng)度與N2成正比，通過(guò)全面覆蓋地址與數(shù)據(jù)組合，檢測(cè)復(fù)雜故障。

一、走步圖形（Walking Pattern）

測(cè)試原理：以某一存儲(chǔ)單元為基準(zhǔn)，逐次寫(xiě)入反碼并檢測(cè)其他單元是否受干擾。

行業(yè)價(jià)值：

優(yōu)勢(shì)：可檢測(cè)存儲(chǔ)單元間干擾（如行/列相鄰干擾）。

案例：某DRAM芯片在走步測(cè)試中，發(fā)現(xiàn)某字線上的單元在寫(xiě)入反碼時(shí)，相鄰字線單元出現(xiàn)位翻轉(zhuǎn)，定位為字線間距過(guò)小。

二、 跳步圖形（Galloping Pattern）

測(cè)試原理：在走步圖形基礎(chǔ)上，每次檢測(cè)后增加對(duì)基準(zhǔn)單元的復(fù)核。

行業(yè)價(jià)值：

優(yōu)勢(shì)：覆蓋所有地址與數(shù)據(jù)變化組合，檢測(cè)隱蔽故障。

局限：測(cè)試時(shí)間較長(zhǎng)，適用于高可靠性要求場(chǎng)景（如汽車(chē)電子）。

案例：某MRAM芯片通過(guò)跳步測(cè)試發(fā)現(xiàn)讀出放大器存在閾值漂移，導(dǎo)致數(shù)據(jù)誤判。

三、 跳步寫(xiě)恢復(fù)圖形（Galloping Write Recovery）

測(cè)試原理：在寫(xiě)操作后，持續(xù)檢測(cè)基準(zhǔn)單元內(nèi)容是否受干擾。

行業(yè)價(jià)值：

優(yōu)勢(shì)：專(zhuān)用于檢測(cè)寫(xiě)操作引發(fā)的干擾故障（如寫(xiě)恢復(fù)時(shí)間不足）。

案例：某ReRAM芯片在跳步寫(xiě)恢復(fù)測(cè)試中，發(fā)現(xiàn)寫(xiě)操作后相鄰單元出現(xiàn)數(shù)據(jù)翻轉(zhuǎn)，定位為寫(xiě)驅(qū)動(dòng)電路設(shè)計(jì)缺陷。

N3/?型測(cè)試圖形

N3/?型測(cè)試圖形：大容量存儲(chǔ)器的“效率革命”

隨著存儲(chǔ)器容量向Tb級(jí)演進(jìn)，N2型測(cè)試圖形的時(shí)間成本激增。N3/?型測(cè)試圖形通過(guò)優(yōu)化測(cè)試策略，將序列長(zhǎng)度壓縮至N3/?，成為大容量存儲(chǔ)器的首選。

一、 正交走步圖形（Orthogonal Walking）

測(cè)試原理：基準(zhǔn)單元在地址空間移動(dòng)時(shí)，僅檢測(cè)其所在行/列的干擾。

行業(yè)價(jià)值：

優(yōu)勢(shì)：測(cè)試時(shí)間縮短至N3/?，同時(shí)保持對(duì)行/列干擾的檢測(cè)能力。

案例：某3D NAND芯片通過(guò)正交走步測(cè)試，發(fā)現(xiàn)層間干擾導(dǎo)致的數(shù)據(jù)保持失效。

二、 對(duì)角線走步圖形（Diagonal Walking）

測(cè)試原理：基準(zhǔn)單元沿存儲(chǔ)矩陣主對(duì)角線移動(dòng)，其他單元全面檢測(cè)。

行業(yè)價(jià)值：

優(yōu)勢(shì)：進(jìn)一步壓縮測(cè)試時(shí)間，適用于大規(guī)模陣列。

局限：對(duì)非對(duì)角線方向的干擾檢測(cè)能力較弱。

案例：某CMOS圖像傳感器通過(guò)該測(cè)試，發(fā)現(xiàn)像素陣列對(duì)角線方向的耦合噪聲。

三、移動(dòng)對(duì)角線圖形（Moving Diagonal）

測(cè)試原理：每次移動(dòng)對(duì)角線后，重新寫(xiě)入并檢測(cè)所有單元。

行業(yè)價(jià)值：

優(yōu)勢(shì)：平衡測(cè)試時(shí)間與覆蓋率，適用于中等規(guī)模存儲(chǔ)器。

案例：某LPDDR5芯片通過(guò)該測(cè)試，發(fā)現(xiàn)多bank并行訪問(wèn)時(shí)的時(shí)序沖突。

行業(yè)趨勢(shì)：從“全面覆蓋”到“智能篩選”

四、現(xiàn)代存儲(chǔ)器測(cè)試正面臨兩大挑戰(zhàn)

容量爆炸：Tb級(jí)存儲(chǔ)器使N2型測(cè)試時(shí)間長(zhǎng)達(dá)數(shù)小時(shí)，需通過(guò)壓縮算法（如CompactTest）將時(shí)間壓縮至分鐘級(jí)。

低功耗需求：移動(dòng)設(shè)備對(duì)測(cè)試功耗提出嚴(yán)苛要求，需采用動(dòng)態(tài)電壓調(diào)整（DVS）技術(shù)降低測(cè)試能耗。

從N型到N3/?型測(cè)試圖形，半導(dǎo)體行業(yè)在測(cè)試效率與故障覆蓋率之間不斷尋求平衡。隨著3D集成、存算一體等新技術(shù)涌現(xiàn)，測(cè)試圖形設(shè)計(jì)正從“經(jīng)驗(yàn)驅(qū)動(dòng)”向“AI驅(qū)動(dòng)”演進(jìn)，通過(guò)機(jī)器學(xué)習(xí)預(yù)測(cè)故障模式，實(shí)現(xiàn)測(cè)試資源的精準(zhǔn)配置。未來(lái)，測(cè)試圖形將成為連接芯片設(shè)計(jì)與制造工藝的“智能紐帶”，持續(xù)推動(dòng)存儲(chǔ)器技術(shù)的可靠性邊界。