chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Inphi借助Cadence技術(shù)完成7nm全芯片扁平化設(shè)計(jì)流片

Cadence楷登 ? 來(lái)源:Cadence楷登 ? 2025-06-06 09:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Inphi 是高速數(shù)據(jù)移動(dòng)互連領(lǐng)域的領(lǐng)導(dǎo)者,致力于在全球范圍內(nèi)、數(shù)據(jù)中心之間以及數(shù)據(jù)中心內(nèi)部快速傳輸大數(shù)據(jù)。

我們?cè)谒邢冗M(jìn)工藝節(jié)點(diǎn)項(xiàng)目中都采用了 Tempus ECO 和 Tempus Signoff。由于設(shè)計(jì)規(guī)模龐大,我們選擇運(yùn)行扁平化靜態(tài)時(shí)序分析 (STA),并充分利用 Tempus 的DSTA和 CMMMC 功能。這使得我們的設(shè)計(jì)人員能夠更快地完成簽核,從而滿(mǎn)足產(chǎn)品上市時(shí)間的要求。由于高度的相關(guān)性,Tempus 解決方案還能與Innovus Implementation更快地收斂,并實(shí)現(xiàn)更好的 PPA(功耗、性能、面積)。我們的設(shè)計(jì)人員可以充滿(mǎn)信心地使用 Tempus ECO 和 Signoff 進(jìn)行簽核?!こ谈笨偛肳EIKAI SUN

挑戰(zhàn)

●需要在 500GB 內(nèi)存的機(jī)器上進(jìn)行全芯片扁平化簽核。

●在相同的機(jī)器上,STA 幾乎耗盡所有內(nèi)存才能完成單個(gè)工藝角的分析。

●需要同時(shí)運(yùn)行多種模式和多個(gè)工藝角,而非僅單個(gè)工藝角。

優(yōu)勢(shì)

●將 Tempus ECO 集成到 Innovus Implementation 系統(tǒng)并結(jié)合 Quantus 寄生參數(shù)提取解決方案,減少了迭代次數(shù)。

●盡管大部分功耗優(yōu)化是在 Genus Synthesis 綜合解決方案中完成的,但仍然實(shí)現(xiàn)了額外的 5% 功耗降低。

●使用 DSTA 在合理的時(shí)間內(nèi)完成了 CMMMC 的扁平化處理。

CMMMC 具有大約 25 個(gè)用于建立時(shí)間和保持時(shí)間分析的視圖,這極大地提高了我們按計(jì)劃完成流片的效率。

與單工藝角 STA 相比,運(yùn)行時(shí)間縮短了 50%(DSTA CMMMC 運(yùn)行并生成報(bào)告耗時(shí)約 10 小時(shí);單工藝角 STA 耗時(shí)超過(guò) 20 小時(shí))。

●由于 Innovus、ECO 和 Signoff 共享簽核引擎,因此具有更好的相關(guān)性,從而可以最大程度地縮短設(shè)計(jì)收斂時(shí)間。

●由于具備頂層范圍,易于使用,因此能夠更快地修復(fù)頂層接口,并減少所需的許可證數(shù)量。

●在從設(shè)計(jì)周期開(kāi)始到流片完成的整個(gè)過(guò)程中,Cadence 工程師都提供了卓越的支持。

設(shè)計(jì)

●7nm

●使用 SOCV

●使用 16CPU

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11187

    瀏覽量

    221296
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    702

    瀏覽量

    29947
  • Cadence
    +關(guān)注

    關(guān)注

    67

    文章

    993

    瀏覽量

    145632

原文標(biāo)題:Inphi 通過(guò) Tempus Timing Signoff 完成 7nm 全芯片扁平化設(shè)計(jì)流片,縮短了產(chǎn)品上市時(shí)間

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)

    AMD 7nm Versal系列器件引入了可編程上網(wǎng)絡(luò)(NoC, Network on Chip),這是一個(gè)硬化的、高帶寬、低延遲互連結(jié)構(gòu),旨在實(shí)現(xiàn)可編程邏輯(PL)、處理系統(tǒng)(PS)、AI引擎(AIE)、DDR控制器(DDRMC)、CPM(PCIe/CXL)等模塊之間
    的頭像 發(fā)表于 09-19 15:15 ?1709次閱讀
    AMD <b class='flag-5'>7nm</b> Versal系列器件NoC的使用及注意事項(xiàng)

    今日看點(diǎn)丨優(yōu)必選獲得2.5億大單;象帝先新一代“伏羲”架構(gòu)芯片完成驗(yàn)證

    象帝先新一代“伏羲”架構(gòu)芯片完成驗(yàn)證 9月3日,安孚科技在互動(dòng)平臺(tái)表示,象帝先研發(fā)的新一代“伏羲”架構(gòu)芯片
    的頭像 發(fā)表于 09-04 09:11 ?1968次閱讀

    HarmonyOS NEXT應(yīng)用元服務(wù)布局優(yōu)化精簡(jiǎn)節(jié)點(diǎn)數(shù)

    節(jié)點(diǎn),主要有兩個(gè)方向: 移除冗余的節(jié)點(diǎn)。 使用扁平化布局減少節(jié)點(diǎn)數(shù)。 移除冗余節(jié)點(diǎn) 對(duì)于常出現(xiàn)冗余的情況,例如可能會(huì)在Row容器包含一個(gè)同樣也是Row容器的子級(jí)。這種嵌套實(shí)際是多余的,并且會(huì)給布局層次
    發(fā)表于 06-26 10:21

    芯片首次成功率僅14%?合科泰解析三大破局技術(shù)

    你知道嗎?把設(shè)計(jì)好的芯片圖紙變成實(shí)物,這個(gè)關(guān)鍵步驟叫“”。但最近行業(yè)曝出一個(gè)驚人數(shù)據(jù):2025年,芯片第一次
    的頭像 發(fā)表于 06-03 17:50 ?541次閱讀

    Cadence UCIe IP在Samsung Foundry的5nm汽車(chē)工藝上實(shí)現(xiàn)成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車(chē)工藝上實(shí)現(xiàn)首次成功。這一里程碑彰顯了我們持續(xù)提供高性能車(chē)
    的頭像 發(fā)表于 04-16 10:17 ?564次閱讀
    <b class='flag-5'>Cadence</b> UCIe IP在Samsung Foundry的5<b class='flag-5'>nm</b>汽車(chē)工藝上實(shí)現(xiàn)<b class='flag-5'>流</b><b class='flag-5'>片</b>成功

    【「芯片通識(shí)課:一本書(shū)讀懂芯片技術(shù)」閱讀體驗(yàn)】芯片如何設(shè)計(jì)

    設(shè)計(jì)人員借助EDA軟件可以把各種電子元器件安排到極小的硅片上,并連接成及其復(fù)雜的電路。當(dāng)前全球EDA市場(chǎng)主要有Synopsys、Cadence和Siemens EDA三家廠(chǎng)商把持。 芯片IP
    發(fā)表于 03-29 20:57

    芯片失敗都有哪些原因

    最近和某行業(yè)大佬聊天的時(shí)候聊到芯片失敗這件事,我覺(jué)得這是一個(gè)蠻有意思的話(huà)題,遂在網(wǎng)上搜集了一些芯片
    的頭像 發(fā)表于 03-28 10:03 ?1025次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>失敗都有哪些原因

    北京市最值得去的十家半導(dǎo)體芯片公司

    A股上市,獲中國(guó)移動(dòng)、紅杉資本等投資,技術(shù)應(yīng)用于大模型訓(xùn)練與圖形渲染。 4. 昆侖芯(Kunlunxin) *領(lǐng)域 :AI芯片 亮點(diǎn) :前身為百度智能芯片部門(mén),7nm工藝的昆侖芯2代已
    發(fā)表于 03-05 19:37

    聯(lián)發(fā)科采用AI驅(qū)動(dòng)Cadence工具加速2nm芯片設(shè)計(jì)

    近日,全球知名的EDA(電子設(shè)計(jì)自動(dòng))大廠(chǎng)Cadence宣布了一項(xiàng)重要合作成果:聯(lián)發(fā)科(MediaTek)已選擇采用其人工智能驅(qū)動(dòng)的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的頭像 發(fā)表于 02-05 15:22 ?862次閱讀

    芯片中的CNC加工技術(shù)

    芯片的概述 微芯片是一種集成了微管道網(wǎng)絡(luò)的微型分析系統(tǒng),它能夠在芯片上執(zhí)行復(fù)雜的實(shí)驗(yàn)
    的頭像 發(fā)表于 12-27 14:41 ?840次閱讀

    芯片的基礎(chǔ)知識(shí)

    在當(dāng)今科技迅猛發(fā)展的時(shí)代,半導(dǎo)體芯片的創(chuàng)新已成為推動(dòng)各行各業(yè),尤其是汽車(chē)行業(yè)進(jìn)步的關(guān)鍵力量。隨著智能駕駛技術(shù)的興起,對(duì)高性能芯片的需求正迅速增長(zhǎng)。 7月27日,蔚來(lái)汽車(chē)公司在NIO I
    的頭像 發(fā)表于 12-24 09:39 ?2348次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>的基礎(chǔ)知識(shí)

    Cadence推出基于A(yíng)rm的系統(tǒng)Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統(tǒng)級(jí)小芯片(Chiplet)開(kāi)發(fā)成功并,這是一項(xiàng)突破性成就。這項(xiàng)創(chuàng)新標(biāo)志著芯片
    的頭像 發(fā)表于 11-28 15:35 ?901次閱讀
    <b class='flag-5'>Cadence</b>推出基于A(yíng)rm的系統(tǒng)Chiplet

    層次扁平化結(jié)構(gòu)原理圖設(shè)計(jì),哪個(gè)更適合我?

    “ ?通常來(lái)說(shuō) KiCad 更建議使用層次的設(shè)計(jì),因?yàn)檫@樣結(jié)構(gòu)更清晰,也方便設(shè)計(jì)復(fù)用。?對(duì)于簡(jiǎn)單的系統(tǒng),扁平化設(shè)計(jì)也很容易實(shí)現(xiàn);但將復(fù)雜的系統(tǒng)設(shè)計(jì)成扁平化卻并不那么容易。 ” 什么是扁平化
    的頭像 發(fā)表于 11-12 12:20 ?1242次閱讀
    層次<b class='flag-5'>化</b>或<b class='flag-5'>扁平化</b>結(jié)構(gòu)原理圖設(shè)計(jì),哪個(gè)更適合我?

    世芯電子成功2nm測(cè)試芯片

    近日,高性能ASIC設(shè)計(jì)服務(wù)領(lǐng)域的領(lǐng)先企業(yè)世芯電子(Alchip)宣布了一項(xiàng)重大技術(shù)突破——成功了一款2nm測(cè)試芯片。這一里程碑式的成就
    的頭像 發(fā)表于 11-01 17:21 ?1688次閱讀

    今日看點(diǎn)丨 傳蘋(píng)果2025年采用自研Wi-Fi芯片 臺(tái)積電7nm制造;富士膠片開(kāi)始銷(xiāo)售用于半導(dǎo)體EUV光刻的材料

    1. 傳蘋(píng)果2025 年采用自研Wi-Fi 芯片 臺(tái)積電7nm 制造 ? 行業(yè)分析師郭明錤(Ming-Chi Kuo)在X上發(fā)帖表示,蘋(píng)果將在2025年下半年的新產(chǎn)品(例如iPhone 17)中計(jì)
    發(fā)表于 11-01 10:57 ?1499次閱讀