本文翻譯轉(zhuǎn)載于:Cadence Blog
作者:Corporate
為推動小芯片創(chuàng)新的下一波浪潮,Cadence 成功流片其第三代通用小芯片互連技術(shù)(UCIe)IP 解決方案,在臺積電先進(jìn)的 N3P 工藝上實現(xiàn)了業(yè)界領(lǐng)先的每通道 64Gbps 速率。隨著行業(yè)向日益復(fù)雜的 AI、高性能計算(HPC)和數(shù)據(jù)中心架構(gòu)發(fā)展,對強(qiáng)大、高帶寬的芯片小芯片互連的需求從未如此迫切。這一里程碑式的成就使 Cadence 處于領(lǐng)先地位,能為要求最嚴(yán)苛的應(yīng)用打造可擴(kuò)展、高能效的多芯片系統(tǒng)。

隨著制程節(jié)點推進(jìn)到 3 納米及以下,系統(tǒng)級芯片 (SoC) 設(shè)計人員面臨著一項挑戰(zhàn):需在優(yōu)化功耗、性能和面積 (PPA) 的同時,滿足高速、可靠的芯片間通信需求。Cadence UCIe IP 解決方案完全符合 UCIe 規(guī)范,其設(shè)計初衷就是直接應(yīng)對這些挑戰(zhàn)。該方案借助臺積電創(chuàng)新的 N3P 技術(shù),實現(xiàn)了出色的能效表現(xiàn),助力客戶在不犧牲性能的前提下達(dá)成嚴(yán)苛的能耗指標(biāo)。
基于臺積電 N3P 工藝的64Gbps UCIe IP 子系統(tǒng)流片
Cadence UCIe IP 實現(xiàn) 64G 速率流片,標(biāo)志著小芯片互連技術(shù)取得了重大突破。該方案支持每通道高達(dá) 64Gbps 的速率,設(shè)計人員可實現(xiàn)超高帶寬密度,為可擴(kuò)展的小芯片架構(gòu)開辟新的可能性。其靈活且無縫地整合各類現(xiàn)有接口協(xié)議,例如 AXI、CXS.B、CHI-C2C、PCIe 和 CXL,可快速集成到各種平臺中,包括 AI 加速器、網(wǎng)絡(luò)設(shè)備和先進(jìn)的數(shù)據(jù)中心系統(tǒng)。
可靠性和集成靈活性是 Cadence UCIe IP 的核心優(yōu)勢。先進(jìn)的糾錯、通道裕量和診斷功能,確保其在異構(gòu)多芯片環(huán)境中穩(wěn)定運行。該架構(gòu)的設(shè)計旨在簡化系統(tǒng)集成,支持多廠商芯片生態(tài)系統(tǒng)間的無縫互操作性。
“自 2018 年首次流片以來,Cadence 便一直處于芯片間互連解決方案的最前沿。2022 年轉(zhuǎn)向 UCIe 技術(shù)后,過去兩年我們充分展示了第一代和第二代 UCIe 解決方案的硅片驗證成果,”Cadence 硅解決方案集團(tuán)市場營銷副總裁 Arif Khan 表示?!拌b于 AI 和高性能計算應(yīng)用對吞吐量和效率的巨大需求,我們很自豪能夠推出速率可達(dá) 64G 的第三代 UCIe IP。通過與我們值得信賴的合作伙伴臺積電合作,我們正在為雙方的客戶帶來高質(zhì)量、高效的解決方案。”
面向 AI /高性能計算應(yīng)用的業(yè)界領(lǐng)先特性
該解決方案可提供 64Gbps 的傳輸性能,在標(biāo)準(zhǔn)封裝中實現(xiàn)了 3.6Tbps/mm 的出色帶寬密度,在先進(jìn)封裝中更是達(dá)到 21.08Tbps/mm。憑借業(yè)界一流的 PPA(性能、功耗和面積)指標(biāo),該架構(gòu)針對高性能計算 (HPC) 和人工智能 (AI) 應(yīng)用進(jìn)行了優(yōu)化。與所有 Cadence UCIe 系列產(chǎn)品一樣,它支持多種協(xié)議,包括 AXI、CXS、CHI-C2C、PCIe 和CXL.io,并與高速 PHY 無縫集成,提供完整的 IP 子系統(tǒng),從而加速設(shè)計部署進(jìn)程。自校準(zhǔn)功能和基于硬件的啟動無需固件干預(yù),可實現(xiàn)快速系統(tǒng)初始化并簡化設(shè)置。簡化的時鐘方案和集成的鎖相環(huán) (PLL),結(jié)合在電壓和溫度變化范圍內(nèi)的穩(wěn)定性能,確保了可靠性和效率,使設(shè)計人員能夠?qū)W⒂诤诵倪壿嬤@一關(guān)鍵環(huán)節(jié)。
憑借這一成果,Cadence 豐富了其全面的 IP 產(chǎn)品組合,為客戶和合作伙伴提供了攻克現(xiàn)代計算挑戰(zhàn)所需的工具。通過融合更高的數(shù)據(jù)速率、全面完善的客戶解決方案以及嚴(yán)格的標(biāo)準(zhǔn)合規(guī)性,Cadence 正在助力下一代可擴(kuò)展、高性能的系統(tǒng)。
-
臺積電
+關(guān)注
關(guān)注
44文章
5803瀏覽量
176357 -
Cadence
+關(guān)注
關(guān)注
68文章
1011瀏覽量
146941 -
UCIe
+關(guān)注
關(guān)注
0文章
53瀏覽量
2019
原文標(biāo)題:IP 博客 | Cadence 公司基于臺積電 N3P 技術(shù),成功流片實現(xiàn) 64G 速率的 UCIe IP 解決方案
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
深圳市薩科微slkor半導(dǎo)體有限公司是宋仕強(qiáng)于2015年在深圳市華強(qiáng)北成立,當(dāng)時掌握了行業(yè)領(lǐng)先的第三代半導(dǎo)體
瑞可達(dá)推出第三代模塊化交直流一體充電插座
龍騰半導(dǎo)體推出全新第三代超結(jié)MOSFET技術(shù)平臺
行業(yè)快訊:第三代半導(dǎo)體駛?cè)肟燔嚨?,碳化硅器件成本有?b class='flag-5'>三年內(nèi)接近硅基
Neway第三代GaN系列模塊的生產(chǎn)成本
上海永銘:第三代半導(dǎo)體落地關(guān)鍵,如何為GaN/SiC系統(tǒng)匹配高性能電容解決方案
開啟連接新紀(jì)元——芯科科技第三代無線SoC現(xiàn)已全面供貨
基本半導(dǎo)體B3M平臺深度解析:第三代SiC碳化硅MOSFET技術(shù)與應(yīng)用
新思科技UCIe IP解決方案實現(xiàn)片上網(wǎng)絡(luò)互連
Cadence推出LPDDR6/5X 14.4Gbps內(nèi)存IP系統(tǒng)解決方案
電鏡技術(shù)在第三代半導(dǎo)體中的關(guān)鍵應(yīng)用
第三代半導(dǎo)體的優(yōu)勢和應(yīng)用領(lǐng)域
能量密度提升15%!TDK第三代電池量產(chǎn)在即
Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現(xiàn)流片成功
Cadence公司成功流片第三代UCIe IP解決方案
評論