聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
Xilinx
+關(guān)注
關(guān)注
73文章
2190瀏覽量
128790 -
RTL
+關(guān)注
關(guān)注
1文章
392瀏覽量
62050 -
PlanAhead
+關(guān)注
關(guān)注
0文章
13瀏覽量
9928
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Cadence受邀參加IP SoC China 2025
2025 年 9 月 11 日,由 Design & Reuse 主辦的 IP SoC China 2025 將在上海淳大萬麗酒店舉辦。
芯動(dòng)科技獨(dú)家推出28nm/22nm LPDDR5/4 IP
了LPDDR5/5X/4/4X Combo IP和DDR5/4 Combo IP兩大全兼容升級(jí)解決方案,有效助力廣大客戶新產(chǎn)品應(yīng)對(duì)供應(yīng)鏈升級(jí)
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件的 FMAX 值,并對(duì)所有系列產(chǎn)品在 IP 集
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此

Cadence推出HBM4 12.8Gbps IP內(nèi)存系統(tǒng)解決方案
近日,Cadence(NASDAQ:CDNS)近日宣布推出業(yè)界速度最快的 HBM4 12.8Gbps 內(nèi)存 IP 解決方案,以滿足新一代 AI 訓(xùn)練和 HPC 硬件系統(tǒng)對(duì) SoC 日益增長的內(nèi)存帶寬
燦芯半導(dǎo)體受邀參加IP-SoC Silicon Valley 2025
近日,由Design & Reuse主辦的IP-SoC Silicon Valley 2025 Day在美國硅谷成功舉辦,活動(dòng)專注于為IP/SoC供應(yīng)商提供展示創(chuàng)新IP和SoC產(chǎn)品的平
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實(shí)現(xiàn)了接口轉(zhuǎn)換。該

燦芯半導(dǎo)體推出DDR3/4和LPDDR3/4 Combo IP
燦芯半導(dǎo)體(上海)股份有限公司(燦芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平臺(tái)的DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協(xié)議兼容性
英諾達(dá)推出RTL功耗優(yōu)化工具
英諾達(dá)(成都)電子科技有限公司隆重推出芯片設(shè)計(jì)早期RTL級(jí)功耗優(yōu)化工具—EnFortius RTL Power Explorer(ERPE),該工具可以高效、全面地在RTL設(shè)計(jì)階段進(jìn)行功耗優(yōu)化機(jī)會(huì)
MRCANHUBK344測(cè)試Qspi_Ip_Example_S32K344,遇到Qspi_Ip_Init返回STATUS_QSPI_IP_BUSY的問題求解
我目前正在 MRCANHUBK344 開發(fā)人員板上測(cè)試Qspi_Ip_Example_S32K344。示例項(xiàng)目使用 MX25L6433FM2R-08G 閃存器件,而 CANHUB 板卡配備了
發(fā)表于 03-20 07:32
AMD Vivado Design Suite 2024.2全新推出
AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本為 AMD Versal 自適應(yīng) SoC
Rambus推出業(yè)界首款HBM4控制器IP
Rambus Inc.,業(yè)界知名的芯片和半導(dǎo)體IP供應(yīng)商,近日宣布了一項(xiàng)重大突破:推出業(yè)界首款HBM4(High Bandwidth Memory 4,高帶寬內(nèi)存4代)內(nèi)存控制器
Jolt Capital收購并投資Dolphin Design 精心打造的混合信號(hào)IP業(yè)務(wù)
解決方案 領(lǐng)導(dǎo)者 - Dolphin Design 的電源管理和信號(hào)處理 IP 業(yè)務(wù)(即 “IP 業(yè)務(wù) ” ),并承諾向 Dolphin 半導(dǎo)體投資 2600 萬歐元。 Metrologic Group
發(fā)表于 11-06 10:55
?295次閱讀
AMBA AXI4接口協(xié)議概述
AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1

評(píng)論