chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal自適應(yīng)SoC上的級(jí)聯(lián)模式示例

XILINX開(kāi)發(fā)者社區(qū) ? 來(lái)源:XILINX開(kāi)發(fā)者社區(qū) ? 2025-07-22 17:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師 Abhinay Sudha

本篇博文主要講解在 PL 中如何使用 AXI Interrupt Controller (INTC) 的級(jí)聯(lián)模式,將 IP 核超過(guò) 32 個(gè)的中斷連接到 PS 上。

在 AMD Vivado Design Suite 設(shè)計(jì)中使用了 AMD AXI GPIO 中斷。

設(shè)計(jì)示例是以 VCK190 評(píng)估板為目標(biāo)創(chuàng)建,使用的是 Vivado 2020.2 版本。中斷功能在 PetaLinux 2020.2 上經(jīng)過(guò)了測(cè)試。

AXI GPIO:

General Purpose Input/Output (GPIO) 核提供輸入輸出訪問(wèn)的接口,用于對(duì)接器件的交互。該核還可用于控制外部器件的行為。

中斷:

在 AXI GPIO 中必須先為對(duì)應(yīng)的 GPIO 通道啟用中斷,這樣即可從該通道讀取中斷狀態(tài)。使用 AXI GPIO 自定義中的“Enable Interrupt”選項(xiàng)來(lái)啟用中斷。

547a12bc-62fe-11f0-a6aa-92fbcf53809c.png

對(duì)于輸入模式,gpio_input 管腳連接到 VCK190 的如下按鈕 (PUSH BUTTON):

gpio_input(0) = GPIO_SW15

gpio_input(1) = GPIO_SW16

548ac0ee-62fe-11f0-a6aa-92fbcf53809c.png

AXI INTC:

AXI Interrupt Controller (INTC) 核可將來(lái)自外設(shè)器件的多個(gè)中斷輸入集中到系統(tǒng)處理器的單一中斷輸入上。寄存器用于檢查、啟用和確認(rèn)中斷。

549a4f3c-62fe-11f0-a6aa-92fbcf53809c.png

此示例的主要目的是將超過(guò) 16 個(gè)中斷連接到 PS。AXI INTC 核可滿(mǎn)足此需求。使用單一 AXI INTC 塊的情況下最多可連接 32 個(gè)中斷,并且還可使用級(jí)聯(lián)。

在級(jí)聯(lián)模式下,有不少于兩個(gè) AXI INTC 實(shí)例連接到同一個(gè)處理器。參數(shù) C_EN_CASCADE_MODE 表示的“Enable Cascade Interrupt Mode”和參數(shù) C_CASCADE_MASTER 表示的“Cascade Mode Master”都需要在此模式下配置。

注釋?zhuān)罕仨毷褂弥?AXI INTC 實(shí)例的 irq_in 端口或第 31 個(gè)中斷位,來(lái)實(shí)現(xiàn)從次級(jí) AXI INTC 實(shí)例的級(jí)聯(lián)。

在下文描述 Concat IP 的多個(gè)圖例中,可以看到中斷的連接方式。

塊設(shè)計(jì):

下文解釋了設(shè)計(jì)中使用的 IP 及其連接。

Concat IP:

Concat IP 核可提供相應(yīng)機(jī)制來(lái)將不同寬度的總線信號(hào)組合到單一總線內(nèi)。

54abacf0-62fe-11f0-a6aa-92fbcf53809c.png

從 IP catalog 添加 Concat 塊,然后雙擊 IP(如下所示)以打開(kāi)“Re-customize IP” 對(duì)話框。

54bde122-62fe-11f0-a6aa-92fbcf53809c.png

在上圖中,將“Number of Ports”參數(shù)設(shè)置為期望的輸入端口數(shù)。在此示例中,所選端口數(shù)量為 32。

完成 IP 自定義后的結(jié)果如下:

54dddbd0-62fe-11f0-a6aa-92fbcf53809c.png

如前所述,輸出端口 AXI_INTC_0 連接到下一個(gè) AXI_INTC_1 的 irq_in 中斷輸入端口。

54fb56f6-62fe-11f0-a6aa-92fbcf53809c.png

AXI_INTC_1 的輸出連接到 AMD Versal 自適應(yīng) SoC CIPS 塊的 pl_ps_irq0 端口:

5509b890-62fe-11f0-a6aa-92fbcf53809c.png

請(qǐng)驗(yàn)證設(shè)計(jì)并遵循其余步驟進(jìn)行操作以生成比特流。

導(dǎo)出硬件,用于構(gòu)建 PetaLinux 鏡像。

PetaLinux:

內(nèi)核配置:

在 Menuconfig 中啟用以下選項(xiàng)。默認(rèn)情況下,這些選項(xiàng)均已啟用,但您應(yīng)核實(shí)其狀態(tài),以防萬(wàn)一。

5519b6dc-62fe-11f0-a6aa-92fbcf53809c.png

向設(shè)備樹(shù)添加按鈕:

按鈕僅可用于 Input GPIO 應(yīng)用程序。

創(chuàng)建的每個(gè)子節(jié)點(diǎn)均可控制 GPIO 中對(duì)應(yīng)的單個(gè)位。在 dts 文件中的“gpio-keys”鍵節(jié)點(diǎn)下,根據(jù)設(shè)計(jì),為按鈕 (Push Buttons) 創(chuàng)建含如下名稱(chēng)的子節(jié)點(diǎn):

55271a66-62fe-11f0-a6aa-92fbcf53809c.png

完成此操作后,請(qǐng)啟動(dòng) Linux。

您可在 cat /proc/interrupts 中看到按鈕 SW15 和 SW16 的標(biāo)簽

553a8c72-62fe-11f0-a6aa-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5622

    瀏覽量

    138353
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4472

    瀏覽量

    226096
  • 中斷
    +關(guān)注

    關(guān)注

    5

    文章

    911

    瀏覽量

    43317
  • 評(píng)估板
    +關(guān)注

    關(guān)注

    1

    文章

    816

    瀏覽量

    30710
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    170

    瀏覽量

    8279

原文標(biāo)題:開(kāi)發(fā)者分享|AMD Versal? 自適應(yīng) SoC 上的級(jí)聯(lián)模式示例

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Versal自適應(yīng)SoC使用QEMU+協(xié)同仿真示例

    在任意設(shè)計(jì)流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶(hù)在無(wú)任何物理硬件的情況下對(duì)硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡(jiǎn)短的博客將介紹如何使用 QEMU + 協(xié)同仿真來(lái)對(duì) AMD Versal 自適應(yīng)
    的頭像 發(fā)表于 08-06 17:21 ?1311次閱讀
    在<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b><b class='flag-5'>上</b>使用QEMU+協(xié)同仿真<b class='flag-5'>示例</b>

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之 Versal 介紹,以及Versal 芯片開(kāi)發(fā)流程的簡(jiǎn)介
    的頭像 發(fā)表于 03-07 16:03 ?2242次閱讀
    【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應(yīng)</b>計(jì)算加速平臺(tái)之 <b class='flag-5'>Versal</b> 介紹(2)

    Versal? 自適應(yīng) SoC 助力 8K 處理 – 為 8K 做好準(zhǔn)備(3)

    前代產(chǎn)品的帶寬,從而使接口具備更多數(shù)據(jù)通道、更高速率,或二者兼?zhèn)洹?AMD Versal 自適應(yīng) SoC(片系統(tǒng))非常適合此類(lèi)接口(線速
    的頭像 發(fā)表于 08-16 08:10 ?1040次閱讀

    Versal 自適應(yīng)SoC設(shè)計(jì)指南

    電子發(fā)燒友網(wǎng)站提供《Versal 自適應(yīng)SoC設(shè)計(jì)指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計(jì)指南

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>系統(tǒng)集成和 確認(rèn)方法指南

    AMD率先推出符合DisplayPort? 2.1 8K視頻標(biāo)準(zhǔn)的FPGA和自適應(yīng)SoC

    AMD UltraScale+ FPGA 和 AMD Versal 自適應(yīng) SoC 產(chǎn)品系列已率先成為業(yè)界符合 VESA DisplayPo
    的頭像 發(fā)表于 01-24 09:18 ?966次閱讀

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實(shí)現(xiàn)最多3倍
    的頭像 發(fā)表于 04-11 16:07 ?1414次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計(jì)CED示例

    本文可讓開(kāi)發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設(shè)計(jì)”CED
    的頭像 發(fā)表于 05-10 09:39 ?1300次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive <b class='flag-5'>SoC</b> CPM PCIE PIO EP設(shè)計(jì)CED<b class='flag-5'>示例</b>

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點(diǎn)

    第二代 Versal Prime 系列自適應(yīng) SoC 是備受期待的 Zynq UltraScale+ MPSoC 產(chǎn)品線的繼任產(chǎn)品,該產(chǎn)品線已廣泛應(yīng)用于廣播與專(zhuān)業(yè)音視頻行業(yè)的設(shè)備中。第二代
    的頭像 發(fā)表于 09-14 15:32 ?1222次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>的亮點(diǎn)

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    本文將從硬件設(shè)計(jì)和驅(qū)動(dòng)使用兩個(gè)方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計(jì)和啟動(dòng)流程。
    的頭像 發(fā)表于 09-18 10:07 ?2147次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件 DDR4 硬核控制器 DDRMC 跑仿真時(shí),按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中
    的頭像 發(fā)表于 01-10 13:33 ?1221次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-17 10:09 ?1008次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(<b class='flag-5'>上</b>)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動(dòng)為所有 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-23 09:33 ?1089次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    第二代AMD Versal Premium系列SoC滿(mǎn)足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺(tái),提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng)
    的頭像 發(fā)表于 04-24 14:52 ?758次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>SoC</b>滿(mǎn)足各種CXL應(yīng)用需求

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略

    您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時(shí)序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。跳過(guò)這些步驟
    的頭像 發(fā)表于 06-04 11:40 ?457次閱讀