賽事背景

2025年全國大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計(jì)競賽——FPGA創(chuàng)新設(shè)計(jì)競賽正在火熱報名中！本次大賽由中國電子學(xué)會指導(dǎo)，中國電子教育學(xué)會主辦，東南大學(xué)和南京市江北新區(qū)管委會承辦，紫光同創(chuàng)作為杯賽企業(yè)協(xié)辦。賽事旨在提高全國高校學(xué)生在嵌入式芯片及系統(tǒng)設(shè)計(jì)領(lǐng)域、可編程邏輯器件應(yīng)用領(lǐng)域自主創(chuàng)新設(shè)計(jì)與工程實(shí)踐能力，培養(yǎng)具有創(chuàng)新思維、具備解決復(fù)雜工程問題能力且擁有團(tuán)隊(duì)合作精神的優(yōu)秀人才，推進(jìn)高校與企業(yè)人才培養(yǎng)合作共建。

本次大賽紫光同創(chuàng)杯賽由紫光同創(chuàng)技術(shù)專家及大學(xué)計(jì)劃生態(tài)合作伙伴小眼睛科技提供全程技術(shù)支持與指導(dǎo)，為賽事保駕護(hù)航，助力參賽高校和隊(duì)伍問鼎最高獎項(xiàng)！歡迎各高校師生報名紫光同創(chuàng)杯賽！

小眼睛科技是一家以FPGA為核心的設(shè)計(jì)公司，致力于為客戶提供專業(yè)的定制化FPGA及嵌入式解決方案和服務(wù)，深度參與紫光同創(chuàng)大學(xué)計(jì)劃和生態(tài)布局，與清華大學(xué)、北京理工大學(xué)、西安電子科技大學(xué)、華南理工大學(xué)、中山大學(xué)、南方科技大學(xué)、南京信息工程大學(xué)、大連理工大學(xué)等國內(nèi)多所電子類頭部高校達(dá)成深度合作，協(xié)助高校FPGA課程改革、師資培訓(xùn)和實(shí)驗(yàn)室建設(shè)。小眼睛科技深度參與全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽、全國大學(xué)生FPGA創(chuàng)新設(shè)計(jì)競賽，連續(xù)4年為賽事提供技術(shù)支持與指導(dǎo)，參與賽事命題、評審和技術(shù)答疑指導(dǎo)，協(xié)助多所高校取得賽事優(yōu)異成績，服務(wù)高校超過500+所，服務(wù)高校老師和學(xué)校群體8000+人。

一、大賽日程安排

01

2025年6月27日-9月22日24點(diǎn)報名時間

02

2025年9月-11月7日作品設(shè)計(jì)時間

03

2025年11月7日18點(diǎn)作品提交時間

04

2025年11月28日-11月30日全國總決賽時間

請登錄全國大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計(jì)競賽官網(wǎng)報名

9月22日24點(diǎn)截止報名！

二、選題指南：紫光同創(chuàng)杯賽題發(fā)布

賽題一：儀器儀表

FPGA智能信號分析與測試系統(tǒng)設(shè)計(jì)

在現(xiàn)代電子系統(tǒng)中，F(xiàn)PGA憑借高速并行處理能力，廣泛應(yīng)用于信號采集、實(shí)時分析與自動化測試領(lǐng)域。參賽者需基于指定FPGA平臺，設(shè)計(jì)一套多功能測試測量系統(tǒng)，實(shí)現(xiàn)對模擬信號的高精度采集、復(fù)雜信號特征提取及自動化測試功能。

設(shè)計(jì)要求

一、基礎(chǔ)功能

信號采集模塊：使用FPGA驅(qū)動ADC芯片（如8位、500kSPS及以上），實(shí)現(xiàn)單通道或雙通道模擬信號采集，支持直流/交流信號輸入，輸入范圍高于±3.3V。

實(shí)時頻譜分析：對采集信號進(jìn)行實(shí)時FFT處理（至少1024點(diǎn)，原廠提供IP Core），在OLED或LCD屏幕、HDMI顯示器上顯示頻譜圖（橫軸頻率、縱軸幅度），頻率分辨率越低越好。

信號參數(shù)測量：實(shí)時計(jì)算并顯示信號的幅值、頻率、占空比（針對方波）、可選擇計(jì)算THD（總諧波失真，需計(jì)算前5次諧波）。

二、擴(kuò)展功能

多通道同步采集與分析：實(shí)現(xiàn)雙通道信號同步采集，可選擇計(jì)算兩通道信號的相位差，要求精度越高越好。

自動化測試模式：設(shè)計(jì)自動測試流程，用戶通過按鍵設(shè)定信號閾值（如幅值、頻率范圍），系統(tǒng)自動判斷信號是否合格，并通過LED指示燈或蜂鳴器輸出結(jié)果。

三、創(chuàng)新功能（加分項(xiàng)）

微弱信號檢測：實(shí)現(xiàn)低噪聲放大與鎖相放大算法。

AI輔助診斷：利用FPGA的并行計(jì)算能力，實(shí)現(xiàn)簡單的機(jī)器學(xué)習(xí)模型（如基于閾值或模板匹配），自動識別信號類型（正弦波、方波、三角波等）。

遠(yuǎn)程控制：通過藍(lán)牙/Wi-Fi模塊，實(shí)現(xiàn)手機(jī)APP或PC端對系統(tǒng)的參數(shù)設(shè)置與數(shù)據(jù)監(jiān)控。

四、硬件推薦

核心平臺：參賽者選用指定紫光同創(chuàng)FPGA開發(fā)平臺型號如下：盤古50、盤古676系列開發(fā)板、PGX-NANO、RK3568_MES2L50H

外設(shè)資源：允許使用板載 ADC、DAC、LCD、按鍵、LED 等，可擴(kuò)展 SPI/I2C 等接口設(shè)備（如 Flash、SD 卡）。

五、評分標(biāo)準(zhǔn)

六、提交要求

（1）硬件系統(tǒng)：完整的 FPGA 測試測量裝置；

（2）設(shè)計(jì)源碼：完整的 FPGA 設(shè)計(jì)源碼；

（3）設(shè)計(jì)文檔：包含硬件原理圖（如有）、RTL 代碼說明、測試數(shù)據(jù)與波形截圖；

（4）演示視頻：10 分鐘內(nèi)功能演示，重點(diǎn)展示核心功能實(shí)現(xiàn)過程。

賽題二：智能制造

缺陷檢測與空間定位

在智能制造領(lǐng)域，實(shí)時高精度的缺陷檢測與空間位置定位是保障產(chǎn)品質(zhì)量和生產(chǎn)效率的關(guān)鍵技術(shù)。FPGA憑借并行處理、低延遲和可定制化的優(yōu)勢，可高效處理工業(yè)場景中的圖像、傳感器數(shù)據(jù)。參賽者需基于FPGA開發(fā)一套面向工業(yè)制造的多功能檢測系統(tǒng)，實(shí)現(xiàn)缺陷識別、空間定位及自動化反饋控制。

設(shè)計(jì)要求

一、核心功能模塊

工業(yè)缺陷檢測：圖像采集與預(yù)處理，通過FPGA驅(qū)動工業(yè)相機(jī)采集產(chǎn)品圖像，實(shí)時完成灰度化、降噪（中值濾波）、邊緣增強(qiáng)等預(yù)處理（比賽過程中亦可以通過HDMI或其他接口作為測試輸入圖像，圖像采集不作為評分考察內(nèi)容）

缺陷識別算法：針對金屬表面劃痕、PCB焊接缺陷等典型場景，設(shè)計(jì)基于FPGA并行計(jì)算的圖像處理算法（如模板匹配、閾值分割、形態(tài)學(xué)分析），檢測缺陷區(qū)域并標(biāo)記；

支持自定義缺陷模板，通過按鍵或觸摸屏上傳參數(shù)。

檢測精度：缺陷最小檢測尺寸低于10cm*10cm，檢測準(zhǔn)確率，檢測精度越高越得分越高。

二、空間位置檢測

多傳感器融合定位：結(jié)合激光雷達(dá)（模擬距離測量）、紅外傳感器陣列等，實(shí)現(xiàn)工件二維或三維空間位置檢測；

FPGA實(shí)時處理傳感器數(shù)據(jù)，計(jì)算工件坐標(biāo)（X/Y/Z軸）與姿態(tài)角（俯仰/偏航/滾轉(zhuǎn)），定位精度越高越好。

系統(tǒng)交互與反饋：人機(jī)交互界面：通過觸摸屏或LCD顯示檢測結(jié)果、實(shí)時圖像、位置坐標(biāo)；支持參數(shù)設(shè)置（如檢測閾值、傳感器校準(zhǔn))；

聲光報警與控制輸出：（1）發(fā)現(xiàn)缺陷或位置偏差超限時，觸發(fā)蜂鳴器與LED閃爍報警；（2）通過GPIO輸出控制信號（如PLC接口協(xié)議），聯(lián)動機(jī)械臂剔除缺陷品或調(diào)整設(shè)備參數(shù)。

三、性能優(yōu)化與FPGA優(yōu)勢體現(xiàn)

實(shí)時性：缺陷檢測與位置計(jì)算總延遲越低越好，延遲越低得分越高，盡可能滿足工業(yè)流水線高速檢測需求；

資源定制化：利用FPGA并行處理能力，將圖像算法與傳感器數(shù)據(jù)處理模塊硬件化加速，相比ARM平臺性能提升。

擴(kuò)展性：預(yù)留SPI、I2C接口，支持外接更多傳感器（如壓力傳感器、RFID）。

四、硬件推薦

核心平臺：參賽者選用指定紫光同創(chuàng) FPGA 開發(fā)平臺型號如下：盤古 50、盤古 676 系列開發(fā)板、PGX-NANO、RK3568_MES2L50H2

外設(shè)資源：允許使用板載 ADC、DAC、LCD、按鍵、LED 等，可擴(kuò)展 SPI/I2C 等接口設(shè)備（如 Flash、SD 卡）

五、評分標(biāo)準(zhǔn)

六、提交要求

（1）硬件系統(tǒng)：完整的 FPGA 測試測量裝置；

（2）設(shè)計(jì)源碼：完整的 FPGA 設(shè)計(jì)源碼；

（3）設(shè)計(jì)文檔：包含硬件原理圖（如有）、RTL 代碼說明、測試數(shù)據(jù)與波形截圖；

（4）演示視頻：10 分鐘內(nèi)功能演示，重點(diǎn)展示核心功能實(shí)現(xiàn)過程。

賽題三：視頻圖像處理

軟硬協(xié)同機(jī)器視覺

在機(jī)器視覺領(lǐng)域，軟硬件協(xié)（FPGA+ARM），為實(shí)時圖像處理提供了高效解決方案。參賽者需基于紫光同創(chuàng)FPGA平臺（推薦：RK3568_ MES2L50H），構(gòu)建完整的圖像采集、處理與顯示系統(tǒng)，實(shí)現(xiàn)目標(biāo)識別與檢測功能，并結(jié)合實(shí)際場景開發(fā)創(chuàng)新性應(yīng)用，凸顯ARM+FPGA在邊緣計(jì)算與實(shí)時處理中的優(yōu)勢。

設(shè)計(jì)要求

一、基礎(chǔ)功能模塊

圖像采集與預(yù)處理：使用開發(fā)板配套攝像頭（如OV5640）進(jìn)行實(shí)時圖像采集，分辨率支持640×480以上，幀率≥10fps（或采用HDMI進(jìn)行圖像輸入,提高處理幀率）；利用FPGA實(shí)現(xiàn)圖像灰度化、去噪（均值濾波/中值濾波）等預(yù)處理，優(yōu)化后續(xù)算法處理效率，采用ARM進(jìn)行識別算法，降低總體識別延遲。

目標(biāo)識別與檢測：算法實(shí)現(xiàn)路徑二選一

在FPGA或者ARM設(shè)計(jì)目標(biāo)識別與檢測算法傳統(tǒng)算法：設(shè)計(jì)形狀（輪廓檢測）、顏色（HSV閾值分割）、紋理（LBP算子）等特征提取電路，結(jié)合SVM、Adaboost等分類器完成目標(biāo)識別（如識別圓形零件、特定顏色物體）；

AI模型：移植輕量化神經(jīng)網(wǎng)絡(luò)模型（如MobileNet、YOLO Nano）或大模型，通過FPGA硬件加速實(shí)現(xiàn)目標(biāo)檢測（如行人、車輛識別），降低模型推理延遲。

從系統(tǒng)層面盡可能的提高檢測率，降低識別時間。

圖像顯示與交互：通過HDMI或者其他圖像接口，將原始圖像、識別結(jié)果（標(biāo)注框+類別標(biāo)簽）同步顯示在顯示屏上；

支持通過按鍵或觸摸屏切換識別模式、調(diào)整算法參數(shù)（如顏色閾值、置信度）。

二、場景化應(yīng)用擴(kuò)展

工業(yè)檢測場景：檢測流水線上的缺陷產(chǎn)品（如瓶蓋缺失、PCB元件焊接不良），并通過串口輸出NG信號控制機(jī)械臂分揀；

智能安防場景：實(shí)時監(jiān)測視頻中的入侵行為（如越界、徘徊檢測），通過以太網(wǎng)將報警信息上傳至服務(wù)器；

醫(yī)療診斷場景：輔助識別醫(yī)學(xué)影像中的病灶區(qū)域（如X光片骨骼輪廓），提供可視化標(biāo)注結(jié)果。

其他場景。

三、ARM+ FPGA優(yōu)勢體現(xiàn)

并行加速：利用FPGA并行處理圖像像素，相比傳統(tǒng)純MCU的性能提升；

可重構(gòu)性：支持動態(tài)切換傳統(tǒng)算法與AI模型，適配不同復(fù)雜度的檢測任務(wù)；

低延遲：降低從圖像采集到結(jié)果顯示全流程延遲，滿足實(shí)時性需求。

優(yōu)化數(shù)據(jù)通路架構(gòu)和時序，盡可能提高視頻流幀頻。

四、硬件推薦

推薦使用 RK3568_MES2L50H；

五、評分標(biāo)準(zhǔn)

六、提交要求

（1）硬件系統(tǒng)：完整的 FPGA 圖像識別裝置，包含攝像頭、顯示屏及擴(kuò)展模塊；

（2）設(shè)計(jì)文檔：硬件原理圖、RTL 代碼說明、算法流程圖、性能測試數(shù)據(jù)；

（3）演示視頻：10 分鐘內(nèi)功能演示，重點(diǎn)展示目標(biāo)識別效果與場景應(yīng)用交互過程。

賽題四：自主命題

參賽者基于紫光同創(chuàng)推薦板卡自主命題，以工業(yè)、通信、音視頻圖像三個領(lǐng)域之一作為應(yīng)用場景搭建實(shí)驗(yàn)平臺，以作品創(chuàng)新性、趣味性、實(shí)用性進(jìn)行綜合評判，可參考實(shí)現(xiàn)如下：

基于紫光同創(chuàng)FPGA的游戲機(jī)，以游戲機(jī)流暢度、FPGA邏輯規(guī)模、能兼容各類老式游戲卡的種類三方面作為評分標(biāo)準(zhǔn)（可參考網(wǎng)上開源項(xiàng)目移植到紫光同創(chuàng)平臺）；

基于紫光同創(chuàng)FPGA的工業(yè)以太網(wǎng)和FOC（以控制精度及延遲作為作品衡量標(biāo)準(zhǔn)）；

視頻圖像接口、通信協(xié)議標(biāo)準(zhǔn)接口的實(shí)現(xiàn)（以和同類FPGA資源使用率，協(xié)議兼容性、傳輸帶寬等作為衡量標(biāo)準(zhǔn)，如：CPRI、JESD204B、NVME存儲等）

三、推薦開發(fā)平臺

推薦開發(fā)平臺

RK3568_MES2L50H（FPGA+ARM）

RK3568_MES2L50H 是 一 款 基 于 瑞 芯 微 RK3568J 處 理 器 + 紫 光 同 創(chuàng) Logos2 PG2L50H FPGA 設(shè)計(jì)的異構(gòu)多核全國產(chǎn)工業(yè)板卡，RK3568J 與 PG2L50H 之間支持 PCIe、FSPI、I2C 接口通信。開發(fā)板采用核心板+擴(kuò)展板結(jié)構(gòu)，核心板的瑞芯微 RK3568J（Cortex-A55x4）四核處理器與時鐘、電源、復(fù)位電路、DDR4 和 eMMC 構(gòu)成最小系統(tǒng)，搭載 Linux/Harmony系統(tǒng)，其中ARM Cortex-A55 主頻高達(dá)1.8GHz，超強(qiáng)性能，接口豐富。核心板的FPGA采用紫光同創(chuàng)28nm工藝logos2系列的 PG2L50H-6IFBG484，核心板FPGA部分主要由FPGA+1顆DDR3+2顆 FLASH+電源及復(fù)位電路組成，承擔(dān)了 FPGA最小系統(tǒng)運(yùn)行及高速數(shù)據(jù)處理及存儲功能。DDR3 數(shù)據(jù)帶寬可達(dá)（1066Mbps*16），4 路 HSST 高速收發(fā)器，每路速度高達(dá) 6.6Gbps，非常適用于光纖通信與 PCIe 通信。

紫光同創(chuàng)盤古100Pro+開發(fā)板（盤古676系列）

盤古100Pro+開發(fā)板主控芯片是紫光同創(chuàng)28nm工藝Logos2系列PG2L100H-6IFBG676, 擁有100k等效LUT4，DDR3數(shù)據(jù)交互時鐘頻率最高到533MHz，2 顆DDR3的數(shù)據(jù)位寬為32bit，總數(shù)據(jù)帶寬最高到34112（1066×32） Mbps，8路HSST高速收發(fā)器，每路速度高達(dá) 6.6Gbps，支持PCIE GEN2，預(yù)留標(biāo)準(zhǔn)LPC-FMC接口。*《國產(chǎn)FPGA權(quán)威設(shè)計(jì)指南》教材配套開發(fā)平臺，配套45+實(shí)驗(yàn)例程及600頁+實(shí)驗(yàn)指導(dǎo)手冊。

紫光同創(chuàng)盤古50K開發(fā)板

盤古50K開發(fā)板主控芯片是紫光同創(chuàng)40nm工藝Logos系列PGL50H-6IFBG484，DDR3數(shù)據(jù)交互時鐘頻率最高到400MHz，2顆DDR3的數(shù)據(jù)位寬為32bit，總數(shù)據(jù)帶寬最高到25600（800×32）Mbps，4路HSST高速收發(fā)器，每路速度高達(dá)6.375Gbps，支持HDMI收發(fā)接口，預(yù)留光纖接口、10/100/1000M以太網(wǎng)接口、PCIE接口及40pin IO擴(kuò)展連接器。

PGX-NANO 開發(fā)板

紫光同創(chuàng)PGX-NANO開發(fā)板采用PG2L50H主控芯片，板載集成DAC模塊、藍(lán)牙及WiFi模塊（位于板卡背面），支持40pin IO擴(kuò)展接口，可外接雙目攝像頭、ADDA模塊等外設(shè)；集成調(diào)試下載功能，支持Type-C接口直接調(diào)試，無需外接下載器；提供4個標(biāo)準(zhǔn)PMOD擴(kuò)展接口，可兼容音頻、麥克風(fēng)等模塊，擴(kuò)展靈活便捷。

開發(fā)板外設(shè)模塊展示

攝像頭模塊

攝像頭基于 CMOS 芯片圖像傳感器 OV5640 雙目攝像頭，通過 DVP 接口與 FPGA 實(shí)現(xiàn)圖像的傳輸。

FMC 轉(zhuǎn)普通 IO 模塊

配套盤古 676 系列開發(fā)板，擴(kuò)展 40pin*2 的 IO，可接入雙目攝像頭及配套 ADC 模塊。

ADDA 模塊

配套 MS9708 8bit 125MSPS DA 模塊，MS9280 8bit 35MSPS AD 模塊，支持配套 OLED 線上屏。

四、開發(fā)板獲取途徑

紫光同創(chuàng)將提供總計(jì)200+套盤古50和盤古100Pro+開發(fā)板借用

面對賽題二及賽題三的參賽選手

提供10套RK3568_MES2L50H

(*借用渠道近期開放，相關(guān)通知敬請關(guān)注小眼睛科技官微)

企業(yè)將根據(jù)報名隊(duì)伍的簡介及對相應(yīng)賽題的解題思路綜合評判借用，未獲得板卡借用資格的隊(duì)伍不代表沒有參賽資格，

參賽者也可自制或購買其他第三方以紫光同創(chuàng) logos 系列芯片為核心的開發(fā)板參賽。

五、紫光同創(chuàng)企業(yè)支持

參賽隊(duì)伍將免費(fèi)獲得：

紫光同創(chuàng)PDS軟件使用方法及配套資料；

其余參考資料涵蓋：盤古50K/100Pro+/RK3568_MES2L50H/PGX-NANO開發(fā)板配套硬件指導(dǎo)手冊、實(shí)驗(yàn)指導(dǎo)手冊、原理圖、例程及Demo演示、官方配套指導(dǎo)手冊、紫光同創(chuàng)FPGA開發(fā)視頻教程等；

作為紫光同創(chuàng)生態(tài)合作伙伴，小眼睛科技將為本次賽事提供全程技術(shù)支持和服務(wù)，為參賽選手提供全程線上技術(shù)答疑與指導(dǎo)，確保參賽選手順利完成比賽！

大學(xué)競賽招聘政策如下：

全國一等獎及以上隊(duì)伍核心成員可直接獲得FPGA開發(fā)崗位HR面試直通卡，免筆試及技術(shù)面試，直接進(jìn)入HR面試考核環(huán)節(jié)。

全國二等獎和三等獎的同學(xué)可獲得FPGA開發(fā)崗位面試直通卡，免筆試直接進(jìn)入技術(shù)及HR面試考核環(huán)節(jié)。

注：享受大賽招聘政策成員，需獲得各學(xué)校畢業(yè)證書和學(xué)位證書，本招聘政策自獲得獎項(xiàng)之日起一年內(nèi)有效，但受企業(yè)招聘需求情況約束。