文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文主要講述芯片制造中的鍵合技術(shù)。

鍵合技術(shù)

鍵合技術(shù)是通過溫度、壓力等外部條件調(diào)控材料表面分子間作用力或化學(xué)鍵，實現(xiàn)不同材料（如硅-硅、硅-玻璃）原子級結(jié)合的核心工藝，起源于MEMS領(lǐng)域并隨SOI制造、三維集成需求發(fā)展，涵蓋直接鍵合（如SiO?融合）與中間層鍵合（如高分子、金屬）兩類，其溫度控制、對準(zhǔn)精度等參數(shù)直接影響芯片堆疊、光電集成等應(yīng)用的性能與可靠性，本質(zhì)是通過突破納米級原子間距實現(xiàn)微觀到宏觀的穩(wěn)固連接。

本文分述如下：

SiO?融合鍵合

金屬鍵合

高分子鍵合

SiO?融合鍵合

SiO?融合鍵合作為三維集成電路制造中的關(guān)鍵技術(shù)之一，通過直接利用SiO?介質(zhì)層間的分子作用力實現(xiàn)無中間層的高精度鍵合，其技術(shù)本質(zhì)源于親水性SiO?表面在室溫接觸時羥基（-OH）的氫鍵相互作用，通過水分子縮合形成初始鍵合界面，再經(jīng)高溫退火促進(jìn)Si-O-Si共價鍵重構(gòu)以提升鍵合強(qiáng)度。

該工藝最早由IBM應(yīng)用于SOI圓片面對背鍵合，通過去除SOI襯底層將埋氧層直接鍵合至另一圓片的SiO?介質(zhì)層，現(xiàn)已成為三維堆疊芯片制造的核心工藝。其鍵合質(zhì)量高度依賴表面處理工藝，包括化學(xué)機(jī)械拋光（CMP）實現(xiàn)的亞納米級表面粗糙度控制、超潔凈化學(xué)清洗以及預(yù)致密化處理，以消除鍵合空洞缺陷。

盡管700℃以上退火可顯著增強(qiáng)Si-O-Si共價鍵形成，但受限于三維集成電路中已成型器件的熱預(yù)算，實際工藝中退火溫度通?？刂圃?00℃以下，此時鍵合強(qiáng)度仍能滿足集成需求。該技術(shù)的核心優(yōu)勢在于室溫預(yù)鍵合階段即可通過分子間作用力鎖定對準(zhǔn)精度，有效避免傳統(tǒng)金屬熱壓鍵合因熱膨脹系數(shù)（CTE）失配導(dǎo)致的滑移問題，實測300℃退火4小時后對準(zhǔn)偏差小于0.4μm，配合硅片變形補(bǔ)償圖形技術(shù)可實現(xiàn)優(yōu)于180nm的對準(zhǔn)精度。

針對無金屬互連的挑戰(zhàn)，行業(yè)已發(fā)展出混合鍵合解決方案，如Ziptronix公司授權(quán)Tezzaron使用的DBI（Direct Bond Interconnect）技術(shù)，通過埋置Cu TSV或鍵合凸點并經(jīng)CMP平坦化，實現(xiàn)SiO?介質(zhì)層與金屬互連的同步鍵合，盡管該工藝需精確控制金屬凸點高度且鍵合溫度提升至400℃，但已成為當(dāng)前三維集成領(lǐng)域最具競爭力的互連方案之一。

近期研究聚焦于低溫鍵合強(qiáng)化技術(shù)，通過優(yōu)化SiO?層應(yīng)力控制及新型表面活化工藝，進(jìn)一步降低熱處理需求，推動SiO?融合鍵合在先進(jìn)封裝領(lǐng)域的規(guī)模化應(yīng)用。

金屬鍵合

金屬鍵合作為三維集成電路中實現(xiàn)電學(xué)互連與機(jī)械固定的核心技術(shù)，貫穿于芯片堆疊的全流程，其核心在于通過金屬材料的物理或化學(xué)作用建立穩(wěn)定連接。

該工藝主要分為金屬熱壓鍵合與金屬共晶鍵合兩大類，二者在機(jī)理、材料選擇及工藝控制上存在顯著差異，共同支撐著三維集成的可靠性需求。

金屬熱壓鍵合以同種金屬（如Cu-Cu、W-W、Au-Au）為對象，通過高溫高壓促使金屬原子擴(kuò)散并重構(gòu)晶粒結(jié)構(gòu)，最終形成一體化的鍵合界面。以Cu熱壓鍵合為例，其工藝流程涵蓋圖形化、金屬沉積、平坦化及熱壓鍵合等關(guān)鍵步驟：首先在圓片表面圖形化出鍵合窗口，通過PVD或電鍍沉積Cu凸點（厚度<2μm時采用PVD，>2μm時結(jié)合PVD種子層與電鍍工藝），隨后經(jīng)CMP處理去除多余金屬并平整化表面；最終在真空環(huán)境下施加300~400℃溫度與一定壓力，促使Cu原子擴(kuò)散及晶粒再生長，形成無界面的單層Cu結(jié)構(gòu)。該工藝的鍵合強(qiáng)度可達(dá)3.2J/m2，界面電阻極低，但需嚴(yán)格控制表面污染與氧化物，否則易在鍵合界面形成空洞，引發(fā)電遷移或剝離失效。為提升可靠性，常通過輔助鍵合區(qū)（僅用于增強(qiáng)機(jī)械強(qiáng)度）彌補(bǔ)電互連凸點面積不足的問題。

金屬共晶鍵合則依托不同金屬間的共晶反應(yīng)，利用低溫相變實現(xiàn)連接，其典型代表為Cu-Sn-Cu體系的SLID（固液間擴(kuò)散）工藝。該工藝通過加熱使低熔點金屬（如Sn）熔化為液相，與高熔點金屬（如Cu）擴(kuò)散形成金屬間化合物（如Cu?Sn?），其熔點高于鍵合溫度，從而避免后續(xù)工藝中的熱失效。反應(yīng)過程分兩階段：液相Sn與Cu快速擴(kuò)散形成初始化合物層，隨后Cu通過化合物層緩慢擴(kuò)散，最終液相Sn被完全消耗并固化。工藝中需控制低熔點金屬厚度（通常1~5μm），防止過度消耗高熔點金屬導(dǎo)致黏附性下降，同時需在4%氫氣與惰性氣體混合環(huán)境中施加低壓（<大氣壓），保證界面充分接觸。相較于熱壓鍵合，共晶鍵合的鍵合溫度更低（通常<300℃），更適配多層堆疊中下層金屬的熱預(yù)算限制，但需精確控制反應(yīng)進(jìn)程以避免空洞或裂縫。

實際應(yīng)用中，金屬鍵合常結(jié)合TSV（硅通孔）或RDL（再布線層）實現(xiàn)互連：TSV直接鍵合利用電鍍凸出的Cu柱實現(xiàn)短路徑連接，成本低且電阻低，但熱壓過程中可能因Cu變形導(dǎo)致TSV退縮；RDL微凸點則通過額外布線層提高布線靈活性，尤其適用于非對齊TSV的跨層連接，可靠性更高。

近年來，行業(yè)聚焦于低溫化與高精度化發(fā)展，例如納米級Cu凸點技術(shù)通過減小特征尺寸降低熱壓變形風(fēng)險，混合鍵合技術(shù)（如DBI）將金屬鍵合與SiO?融合鍵合結(jié)合，進(jìn)一步解決了互連與對準(zhǔn)精度的矛盾，成為先進(jìn)封裝領(lǐng)域的熱點方向。

高分子鍵合

高分子鍵合作為三維集成電路中實現(xiàn)芯片堆疊的關(guān)鍵技術(shù)之一，依托高分子材料的黏附與內(nèi)聚特性構(gòu)建機(jī)械連接，其工藝特性與材料選擇深度影響集成系統(tǒng)的性能與可靠性。該技術(shù)的核心優(yōu)勢在于低溫（通常<200℃）、低壓（<1MPa）的工藝條件，顯著降低對已成型器件的熱應(yīng)力損傷，與CMOS工藝高度兼容；同時，高分子層可有效填補(bǔ)硅片表面微米級起伏（粗糙度<50nm），無需額外平坦化處理，大幅簡化前道工藝。然而，其對準(zhǔn)精度（通常>1μm）受限于材料軟化引發(fā)的層間滑移，且低熱導(dǎo)率（<0.5W/m·K）易導(dǎo)致堆疊層間熱積累，成為制約高性能計算芯片散熱的瓶頸。

當(dāng)前主流高分子鍵合材料聚焦于熱固性樹脂體系，其中苯并環(huán)丁烯（BCB）與聚酰亞胺（PI）憑借優(yōu)異的熱穩(wěn)定性（玻璃化轉(zhuǎn)變溫度>350℃）、低吸濕性（<1%）及良好的黏附性占據(jù)主導(dǎo)地位，而硅氧烷基光敏材料SINR則通過光刻兼容性簡化了圖形化流程。材料選擇需綜合考量玻璃化轉(zhuǎn)變溫度與鍵合溫度的匹配性、內(nèi)聚強(qiáng)度（>50MPa）及氣體釋放量（<1ppm），以確保鍵合界面無空洞缺陷。工藝實施中，液態(tài)前驅(qū)體通過旋涂（均勻性<5%）或噴涂（均勻性<7.5%）形成微米級薄膜（厚度1-10μm），經(jīng)低溫固化（150-250℃）后，通過干法刻蝕或光敏曝光實現(xiàn)金屬互連區(qū)域的圖形化；固態(tài)高分子薄膜因無需溶劑揮發(fā)，近年來在均勻性控制（厚度偏差<2%）與工藝穩(wěn)定性方面展現(xiàn)出更大潛力。

對準(zhǔn)誤差控制是高分子鍵合的核心挑戰(zhàn)，其來源包括鍵合前初始偏差、上下層CTE失配（<2ppm/℃）引發(fā)的熱膨脹差異，以及鍵合過程中高分子軟化導(dǎo)致的層間滑移（5-10μm）。為緩解滑移效應(yīng)，行業(yè)正探索納米級表面紋理化技術(shù)，通過增加機(jī)械互鎖提升層間摩擦力；同時，混合鍵合方案（如高分子-金屬復(fù)合鍵合）通過局部引入金屬凸點，在保證整體柔性的同時提升關(guān)鍵區(qū)域的對準(zhǔn)精度（<500nm）。最新研究還聚焦于高熱導(dǎo)率高分子材料開發(fā)，例如氮化硼納米管填充的復(fù)合樹脂，其熱導(dǎo)率已突破2W/m·K，較傳統(tǒng)材料提升300%。

此外，AI驅(qū)動的工藝參數(shù)優(yōu)化系統(tǒng)通過實時監(jiān)測涂覆厚度與固化曲線，將鍵合良率提升至99.5%以上，推動高分子鍵合在先進(jìn)封裝領(lǐng)域的規(guī)?；瘧?yīng)用。