上一期內(nèi)容中，我們?yōu)榇蠹医榻B了如何調(diào)整DDS設(shè)置。本期德思特將帶大家進(jìn)一步深入，**解析固有頻率與幅度斜率的相關(guān)知識(shí)，并探討頻率與幅度斜率中存在的量化誤差——包括時(shí)間量化誤差、行為時(shí)間誤差以及值量化誤差。**掌握這些概念，將幫助我們更全面地理解信號(hào)生成的精確性與穩(wěn)定性。

01

固有頻率

和斜率頻率說(shuō)明

除了頻率、幅度和初始相位之外，德思特DDS 模塊還支持線性頻率和幅度斜率作為動(dòng)態(tài)參數(shù)。

具有線性斜率的序列編程

序列順序

• 初始重置后：所有參數(shù)設(shè)置為 0，觸發(fā)源設(shè)置為外部卡觸發(fā)器。
• 在卡觸發(fā)事件時(shí)：將頻率設(shè)置為 20 MHz，幅度設(shè)置為 1.0。為了在 5 秒后切換到下一個(gè)序列，將觸發(fā)源設(shè)置為內(nèi)部定時(shí)器，該定時(shí)器開(kāi)始計(jì)時(shí)到 5 秒，此時(shí)觸發(fā)下一個(gè)序列。
• 核心頻率：以 10 MHz/秒的線性平穩(wěn)速率增加。因此，10 秒后達(dá)到最終頻率 120 MHz。
• 通過(guò)將斜率設(shè)置為 0 來(lái)停止斜率，同時(shí)將幅度設(shè)置為 0.6。最后，將觸發(fā)源設(shè)置為 NONE，這將禁用內(nèi)部定時(shí)器。

02

斜率量化機(jī)制與誤差

雖然斜率實(shí)際上是線性的，但它們是在卡的邏輯中以離散步驟計(jì)算的，具有量化的時(shí)間和值分辨率。對(duì)于TS-66xx DDS 模塊，最小斜率刷新速率 t_re 為 6.4 ns，這對(duì)于它們?cè)O(shè)計(jì)的大多數(shù)應(yīng)用來(lái)說(shuō)綽綽有余。

由于這些量化的計(jì)算，斜率增量和時(shí)間分辨率是有限的，并且可能在實(shí)際值和所需設(shè)置值之間存在一定的量化誤差。

通常，這些效果僅在異常長(zhǎng)的斜率（其最小斜率步長(zhǎng)達(dá)到）或短斜率（其時(shí)間量化變得相關(guān)）的順序?yàn)槊霑r(shí)才可見(jiàn)。為了減輕這些效果，應(yīng)在斜率結(jié)束時(shí)手動(dòng)設(shè)置最終頻率。

時(shí)間量化誤差

當(dāng)為定時(shí)器輸入一個(gè)浮點(diǎn)值時(shí)，驅(qū)動(dòng)程序會(huì)將其舍入到 t_re 步長(zhǎng)的完整時(shí)鐘周期，從而創(chuàng)建時(shí)間誤差。 對(duì)于約 1 毫秒長(zhǎng)的斜率，此量化誤差在 +/- 3.2 ns 或 3.2 ppm 的范圍內(nèi)，對(duì)于許多應(yīng)用來(lái)說(shuō)可以忽略不計(jì)。 可以通過(guò)在您的應(yīng)用程序和編程中考慮此量化，并且只使用 t_re 步長(zhǎng)的時(shí)間周期來(lái)減輕它。

行為時(shí)間誤差

此外，還可能發(fā)生另一種時(shí)間誤差：如果僅在執(zhí)行事件處有斜率命令，則頻率將與觸發(fā)事件同時(shí)增加，導(dǎo)致預(yù)期的最終頻率，如圖1所示。

然而，當(dāng)在同一個(gè)執(zhí)行事件中設(shè)置頻率和斜率速度時(shí)，首先在第一個(gè)時(shí)鐘周期設(shè)置頻率，然后頻率在下一個(gè)時(shí)鐘周期增加，如圖 2所示。雖然這種行為在技術(shù)上并不錯(cuò)誤，但因此斜率比預(yù)期短一個(gè)時(shí)鐘周期 t_re。這種行為可以通過(guò)顯式設(shè)置最終頻率或通過(guò)增加一個(gè)增量調(diào)整起始頻率來(lái)輕松解釋?zhuān)鐖D3所示。

請(qǐng)注意，為了顯示目的，選擇了一個(gè)非常短的斜率周期為 4 個(gè)時(shí)鐘周期，目前還不可能使用EXEC_AT_TRIG 命令，因?yàn)樽钚《〞r(shí)器時(shí)間在 100 ns 的范圍內(nèi)。對(duì)于毫秒數(shù)量級(jí)的斜率周期，這種影響在百萬(wàn)分之幾的范圍內(nèi)。

圖1：首先設(shè)置啟動(dòng)頻率，

然后啟動(dòng)一個(gè)斜率

圖2：在同一執(zhí)行事件中

設(shè)置的頻率和斜率導(dǎo)致不同的最終值

圖3：同一執(zhí)行事件的頻率和斜率集；

最終值是顯式設(shè)置的

值量化誤差

為了減少值誤差， 斜率在內(nèi)部以比DDS的頻率分辨率fstep更高的斜率fstep分辨率進(jìn)行計(jì)算。 對(duì)于持續(xù)時(shí)間在秒量級(jí)的較長(zhǎng)時(shí)間，可以設(shè)置一個(gè)步進(jìn)除數(shù)，進(jìn)一步提高分辨率，但通常對(duì)于毫秒時(shí)間尺度內(nèi)的應(yīng)用程序來(lái)說(shuō)并不需要。

fstep可以通過(guò)讀取API中的寄存器SPCDDS AVAILFREQ_SLOPE STEP來(lái)讀取， fstep可以通過(guò)讀取寄存器SPC_DDS_AVAIL_FREQ_STEP來(lái)讀取。

示例：

德思特66xx DDS模塊具有大約0.3 Hz的頻率分辨率fstep。 如果您將斜率速度設(shè)置為fstep/tre,則頻率每6.4 ns會(huì) 增加exactly 0.3 Hz。 如果這也將是最小頻率斜率分辨率fstep,則低于0.3 Hz/6.4 ns的斜率值將不可能，并且不會(huì)執(zhí)行任何斜率。

因此，在一秒鐘后， 只能進(jìn)行量化頻率變化0Hz、47 MHz、 247 MHz、 347 MHz等。

總結(jié)

為了計(jì)算最大頻率斜率量化誤差， 只需將斜率分辨率乘以斜率持續(xù)時(shí)間。 我們除以2， 因?yàn)槲覀兿蛏匣蛳蛳律崛氲街抵g的值：ferror=fstep·△t/2

實(shí)際實(shí)現(xiàn)的頻率斜率分辨率fstep高于fstep,fstep=694 Hz/s。 因此， 如果您想在 1毫 秒內(nèi)從1 MHz增加到2MHz,您將最終獲得最大誤差為fstep ·△t /2 = 0.348 Hz, 這對(duì)于其設(shè)計(jì)的大多數(shù)應(yīng)用程序來(lái)說(shuō)可以忽略不計(jì)。

相關(guān)產(chǎn)品

德思特PCIe板式AWG

支持最高10 GS/s采樣率和16 bit高分辨率，確保高精度、高帶寬信號(hào)的生成，滿足嚴(yán)苛的測(cè)試需求。單卡提供最多8個(gè)通道，并可通過(guò)星形集線器同步技術(shù)擴(kuò)展至64個(gè)同步通道，適用于大規(guī)模多通道測(cè)試場(chǎng)景?；赑CIe總線架構(gòu)，可輕松集成到自動(dòng)化測(cè)試系統(tǒng)，適用于實(shí)驗(yàn)室研發(fā)或產(chǎn)線測(cè)試，提供高密度、低延遲的信號(hào)生成方案。

德思特PXIe板式AWG

支持最高1.25 GS/s采樣率和16 bit高分辨率，確保高精度、高帶寬信號(hào)的生成，滿足嚴(yán)苛的測(cè)試需求。單卡提供最多4個(gè)通道，并可通過(guò)星形集線器同步技術(shù)擴(kuò)展至64個(gè)同步通道，適用于大規(guī)模多通道測(cè)試場(chǎng)景?；赑XIe總線架構(gòu)，可輕松集成到自動(dòng)化測(cè)試系統(tǒng)，適用于實(shí)驗(yàn)室研發(fā)或產(chǎn)線測(cè)試，提供高密度、低延遲的信號(hào)生成方案。

德思特任意波形發(fā)生器

可輕松生成復(fù)雜脈沖序列、一系列雷達(dá)脈沖，驅(qū)動(dòng)電光和聲光調(diào)制器、帶有損傷的脈沖射頻信號(hào)、高斯脈沖、多電平脈沖、脈沖幅度調(diào)制（PAM）和偽隨機(jī)二進(jìn)制序列（PRBS）信號(hào)、用于前沿研究和量子計(jì)算的脈沖。

END

本期我們帶大家解析了固有頻率與幅度斜率的相關(guān)知識(shí)，并探討了其中涉及的量化誤差——包括時(shí)間量化誤差、行為時(shí)間誤差與值量化誤差。下期我們將進(jìn)入相位偏移模式的內(nèi)容，精彩繼續(xù)，干貨不容錯(cuò)過(guò)，敬請(qǐng)期待！

審核編輯 黃宇