LMK04208是一款高性能時鐘調(diào)節(jié)器，具有卓越的時鐘抖動清除功能， 生成和分發(fā)具有高級功能，以滿足下一代系統(tǒng)要求。 雙環(huán)路PLLatinum?架構(gòu)能夠 使用低噪聲VCXO模塊的RMS抖動（12 kHz至20 MHz）為111 fs，或低于200 fs rms抖動（12 kHz 至 20 MHz），使用低成本外部晶體和變?nèi)?a target="_blank">二極管。
*附件：lmk04208.pdf

雙環(huán)架構(gòu)由兩個高性能鎖相環(huán) （PLL） 組成，一個 低噪聲晶體振蕩器電路和高性能壓控振蕩器 （VCO）。 第一個PLL（PLL1）提供低噪聲抖動清除器功能，而第二個PLL（PLL2） 執(zhí)行時鐘生成。PLL1 可以配置為與外部 VCXO 模塊配合使用 或帶有外部可調(diào)諧晶體和變?nèi)荻O管的集成晶體振蕩器。什么時候 PLL1 與非常窄的環(huán)路帶寬配對，使用卓越的近相位噪聲（失調(diào) 低于 50 kHz）或可調(diào)諧晶體，以清潔輸入時鐘。的輸出 PLL1用作PLL2的干凈輸入基準電壓源，鎖定集成VCO。循環(huán) 可以優(yōu)化 PLL2 的帶寬，以清除遠相位噪聲（偏移高于 50 kHz），其中 集成VCO的性能優(yōu)于PLL1中使用的VCXO模塊或可調(diào)諧晶體。

特性

• 超低RMS抖動性能
  • 111 fs，RMS 抖動（12 kHz 至 20 MHz）
  • 123 fs，RMS 抖動（100 Hz 至 20 MHz）
• 雙環(huán)路PLLatinum? PLL架構(gòu)
• PLL1
  • 集成低噪聲晶體振蕩器電路
  • 輸入時鐘丟失時的保持模式
    • 自動或手動觸發(fā)/恢復
• PLL2
  • 歸一化PLL本底噪聲為–227 dBc/Hz
  • 相位檢測器速率高達 155 MHz
  • OSCin 倍頻器
  • 集成低噪聲VCO或外部VCO模式
• 兩個帶LOS的冗余輸入時鐘
  • 自動和手動切換模式
• 50 % 占空比輸出分頻，1 至 1045（偶數(shù)和奇數(shù)）
• 6 個 LVPECL、LVDS 或 LVCMOS 可編程輸出
• 數(shù)字延遲：固定或動態(tài)可調(diào)
• 25 ps 步進模擬延遲控制
• 7 個差分輸出，多達 14 個單端
  • 多達6個VCXO/晶體緩沖輸出
• 時鐘速率高達 1536 MHz
• 0-延遲模式
• 上電時三個默認時鐘輸出
• 多模：雙 PLL、單 PLL 和時鐘分配
• 工業(yè)溫度范圍：–40°C 至 +85°C
• 3.15V 至 3.45V 工作電壓
• 64引腳WQFN封裝（9.0 × 9.0 × 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04208是德州儀器（TI）推出的高性能雙鎖相環(huán)（PLL）時鐘抖動清除器，專為低噪聲時鐘生成、清理和分配設計。其核心特性包括：

• ?超低RMS抖動?：111 fs（12 kHz–20 MHz帶寬）和123 fs（100 Hz–20 MHz帶寬）。
• ?雙PLL架構(gòu)?（PLLatinum?）：
  • ?PLL1?：集成低噪聲晶體振蕩器電路，支持保持模式（Holdover）和手動/自動切換。
  • ?PLL2?：支持高達155 MHz的相位檢測速率，集成低噪聲VCO或外部VCO模式。
• ?靈活輸出?：6個可編程輸出（LVPECL/LVDS/LVCMOS），支持數(shù)字/模擬延遲控制。
• ?應用領(lǐng)域?：無線基礎設施、數(shù)據(jù)轉(zhuǎn)換器時鐘、網(wǎng)絡設備（SONET/SDH）、醫(yī)療/軍事設備等。

?2. 關(guān)鍵特性?

• ?抖動清除性能?：通過雙PLL架構(gòu)優(yōu)化近端和遠端相位噪聲。
• ?冗余輸入時鐘?：支持雙參考時鐘輸入（CLKin0/CLKin1），帶自動/手動切換功能。
• ?輸出靈活性?：
  • 輸出分頻范圍1–1045（支持奇偶分頻）。
  • 可編程數(shù)字延遲（25 ps步進）和模擬延遲（固定或動態(tài)調(diào)整）。
• ?工作條件?：3.15–3.45 V供電，工業(yè)溫度范圍（-40°C至+85°C）。

?3. 功能模式?

• ?雙PLL模式?：PLL1清理輸入時鐘抖動，PLL2生成高頻低噪聲時鐘。
• ?單PLL模式?：僅使用PLL2，適用于簡化設計。
• ?時鐘分配模式?：直接分配輸入時鐘至輸出端。
• ?0延遲模式?：同步輸入與輸出時鐘相位，適用于嚴格時序要求的場景。

?4. 設計支持?

• ?集成濾波組件?：支持3/4階環(huán)路濾波器設計，減少外部元件需求。
• ?動態(tài)數(shù)字延遲?：允許運行時調(diào)整時鐘相位，最小步進169.5 ps（示例VCO頻率2.949 GHz）。
• ?晶體振蕩器支持?：內(nèi)置電路支持外部晶體與變?nèi)荻O管實現(xiàn)低成本VCXO。

?5. 典型應用示例?

• ? 遠程射頻單元（RRU） ?：輸入30.72 MHz恢復時鐘，生成多路輸出（如245.76 MHz ADC時鐘、983.04 MHz DAC時鐘等）。
• ?抖動清理流程?：PLL1窄帶寬（50 Hz）清理參考時鐘，PLL2寬帶寬（優(yōu)化VCO噪聲）生成高頻時鐘。

?6. 文檔結(jié)構(gòu)?

• ?寄存器配置?：詳細說明32位寄存器編程方法，包括時鐘輸出控制、PLL參數(shù)、同步功能等。
• ?電氣特性?：涵蓋絕對最大額定值、ESD等級、時序要求等。
• ?布局建議?：提供PCB設計指南以優(yōu)化信號完整性。

?總結(jié)?
LMK04208通過雙PLL架構(gòu)和靈活的時鐘管理功能，為高頻、低抖動應用提供高集成度解決方案，適用于對時鐘穩(wěn)定性要求嚴苛的通信和測試設備。