LMK0480x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，具有卓越的 時(shí)鐘抖動(dòng)清理、生成和分配，具有滿足下一代需求的高級(jí)功能 系統(tǒng)要求。雙回路PLLatinum 該架構(gòu)能夠使用低噪聲VCXO模塊實(shí)現(xiàn)111 fs rms抖動(dòng)（12 kHz至20 MHz）或 低于 200 fs rms 抖動(dòng)（12 kHz 至 20 MHz），使用低成本外部晶體和變?nèi)輼O管 二極管。
*附件：lmk04805.pdf

雙環(huán)架構(gòu)由兩個(gè)高性能鎖相環(huán) （PLL） 組成，一個(gè) 低噪聲晶體振蕩器電路和高性能壓控振蕩器 （VCO）。 第一個(gè)PLL（PLL1）提供低噪聲抖動(dòng)清除器功能，而第二個(gè)PLL（PLL2） 執(zhí)行時(shí)鐘生成。PLL1 可以配置為與外部 VCXO 模塊配合使用 或帶有外部可調(diào)諧晶體和變?nèi)荻O管的集成晶體振蕩器。什么時(shí)候 PLL1 與非常窄的環(huán)路帶寬配對(duì)，使用卓越的近相位噪聲（失調(diào) 低于 50 kHz）或可調(diào)諧晶體，以清潔輸入時(shí)鐘。的輸出 PLL1用作PLL2的干凈輸入基準(zhǔn)電壓源，鎖定集成VCO。循環(huán) 可以優(yōu)化 PLL2 的帶寬，以清除遠(yuǎn)相位噪聲（偏移高于 50 kHz），其中 集成VCO的性能優(yōu)于PLL1中使用的VCXO模塊或可調(diào)諧晶體。

特性

• 超低RMS抖動(dòng)性能
  • 111 fs RMS 抖動(dòng)（12 kHz 至 20 MHz）
  • 123 fs RMS 抖動(dòng)（100 Hz 至 20 MHz）
• 雙環(huán)路PLLatinum? PLL架構(gòu)
• PLL1
  • 集成低噪聲晶體振蕩器
    電路
  • 輸入時(shí)鐘丟失時(shí)的保持模式
  • 自動(dòng)或手動(dòng)觸發(fā)/恢復(fù)
• PLL2
  • 歸一化PLL本底噪聲為–227 dBc/Hz
  • 相位檢測(cè)器速率高達(dá) 155 MHz
  • OSCin 倍頻器
  • 集成低噪聲VCO
• 2 個(gè)帶 LOS 的冗余輸入時(shí)鐘
  • 自動(dòng)和手動(dòng)切換模式
• 50 % 占空比輸出分頻，1 至 1045（偶數(shù)
  和奇數(shù)）
• 12 個(gè) LVPECL、LVDS 或 LVCMOS 可
  編程輸出
• 數(shù)字延遲：固定或動(dòng)態(tài)可調(diào)
• 25 ps 步進(jìn)模擬延遲控制。
• 14 個(gè)差分輸出。多達(dá) 26 個(gè)單端。
  • 多達(dá)6個(gè)VCXO/晶體緩沖輸出
• 時(shí)鐘速率高達(dá) 1536 MHz
• 0-延遲模式
• 上電時(shí)三個(gè)默認(rèn)時(shí)鐘輸出
• 多模：雙 PLL、單 PLL 和時(shí)鐘
  分配
• 工業(yè)溫度范圍：–40 至 85°C
• 3.15V 至 3.45V 工作電壓
• 2 個(gè)專用緩沖/分頻 OSCin 時(shí)鐘
• 封裝：64 引腳 WQFN （9.0 × 9.0 × 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK0480x（含LMK04803/05/06/08）是高性能時(shí)鐘調(diào)節(jié)器家族，專為低噪聲時(shí)鐘生成、抖動(dòng)清理和分配設(shè)計(jì)，適用于無(wú)線基礎(chǔ)設(shè)施、網(wǎng)絡(luò)通信、醫(yī)療/軍事/航空航天等領(lǐng)域。其核心特性包括：

• ?雙鎖相環(huán)架構(gòu)?：PLL1用于基準(zhǔn)時(shí)鐘清理，PLL2用于時(shí)鐘生成，支持111 fs RMS超低抖動(dòng)（12 kHz–20 MHz帶寬）。
• ?靈活輸入輸出?：2路冗余參考時(shí)鐘輸入（CLKin0/1）、14路差分輸出（12路可編程+2路專用緩沖輸出），支持LVDS/LVPECL/LVCMOS多種電平。
• ?集成VCO?：頻率覆蓋1840–3072 MHz（依型號(hào)不同），支持外部VCO模式。

?2. 關(guān)鍵特性?

• ?抖動(dòng)性能?：
  • 內(nèi)部VCO模式下低至111 fs RMS（12 kHz–20 MHz）。
  • 外部晶體/VCXO模式下低于200 fs RMS。
• ?雙PLL架構(gòu)?：
  • PLL1：窄帶寬（10–200 Hz）清理輸入時(shí)鐘噪聲。
  • PLL2：寬帶寬（50–200 kHz）優(yōu)化高頻相位噪聲。
• ?時(shí)鐘分配?：
  • 12路可編程輸出，分頻比1–1045（支持奇偶分頻）。
  • 數(shù)字延遲（4.5–522周期步進(jìn)）和模擬延遲（25 ps步進(jìn)，0–475 ps）。

?3. 工作模式?

• ?雙PLL模式?（默認(rèn)）：CLKin→PLL1→VCXO/晶體→PLL2→VCO→輸出。
• ?單PLL模式?：禁用PLL1，OSCin直接作為PLL2參考。
• ?時(shí)鐘分配模式?：直接分配CLKin1或OSCin至輸出。
• ?零延遲模式?：通過(guò)內(nèi)部/外部反饋同步輸入與輸出相位。

?4. 高級(jí)功能?

• ? 保持模式（Holdover） ?：輸入時(shí)鐘丟失時(shí)維持輸出頻率穩(wěn)定，支持自動(dòng)/手動(dòng)觸發(fā)。
• ?動(dòng)態(tài)數(shù)字延遲調(diào)整?：通過(guò)SYNC引腳或寄存器配置實(shí)現(xiàn)相位微調(diào)。
• ?狀態(tài)監(jiān)控?：提供鎖相檢測(cè)（LD）、保持狀態(tài)、DAC電壓等狀態(tài)引腳。

?5. 電氣特性?

• ?電源?：3.15–3.45 V，典型功耗505–590 mA（全輸出使能）。
• ?輸入頻率?：CLKin支持0.001–500 MHz，OSCin支持6–500 MHz（晶體模式）。
• ?輸出頻率?：最高1536 MHz（LVDS/LVPECL），250 MHz（LVCMOS）。

?6. 封裝與設(shè)計(jì)支持?

• 64引腳WQFN封裝（9.0×9.0×0.8 mm），工業(yè)級(jí)溫度范圍（-40至85°C）。
• 提供完整的寄存器映射、時(shí)序圖和布局指南，支持MICROWIRE接口編程。

?7. 典型應(yīng)用?

• 數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、無(wú)線基站、SONET/SDH網(wǎng)絡(luò)設(shè)備、測(cè)試儀器等。

文檔詳細(xì)描述了硬件配置、寄存器功能、時(shí)序要求及設(shè)計(jì)注意事項(xiàng)，為高精度時(shí)鐘系統(tǒng)提供全面解決方案。