CDCLVD2108時(shí)鐘緩沖器將兩個(gè)時(shí)鐘輸入（IN0、IN1）分配給總共16對(duì)差分LVDS時(shí)鐘輸出（OUT0、OUT15）。每個(gè)緩沖模塊由一個(gè)輸入和 8 個(gè) LVDS 輸出組成。輸入可以是LVDS、LVPECL或LVCMOS。

該CDCLVD2108專為驅(qū)動(dòng) 50 條輸電線路而設(shè)計(jì)。在單端模式下驅(qū)動(dòng)輸入的情況下，適當(dāng)?shù)钠秒妷?（V AC_REF ）應(yīng)用于未使用的負(fù)輸入引腳。
*附件：cdclvd2108.pdf

使用控制引腳 （EN） 輸出可以禁用或啟用。如果EN引腳保持打開狀態(tài)，則所有輸出均處于活動(dòng)狀態(tài)，如果切換到邏輯“0”，則所有輸出均被禁用（靜態(tài)邏輯0），如果切換到邏輯“1”，則OUT（8..15）關(guān)閉，OUT（0..7）處于活動(dòng)狀態(tài)。該部件支持故障安全功能。它包含輸入遲滯，可防止在沒(méi)有輸入信號(hào)的情況下輸出隨機(jī)振蕩。

該器件在2.5V電源環(huán)境中工作，特性為–40°C至85°C（環(huán)境溫度）。該CDCLVD2108采用小型48引腳、7mm×7mm QFN封裝。

特性

• 雙通道 1：8 差分緩沖器
• 低附加抖動(dòng) <300 fs RMS，頻率
  為 10 kHz 至 20 MHz
• 組內(nèi)輸出偏斜低 50 ps（最大值）
• 通用輸入接受 LVDS、LVPECL、LVCMOS
• 一個(gè)輸入專用于八個(gè)輸出
• 共有 16 個(gè) LVDS 輸出，兼容 ANSI EIA/TIA-644A
  標(biāo)準(zhǔn)
• 時(shí)鐘頻率高達(dá) 800 MHz
• 2.375–2.625V 器件電源
• LVDS基準(zhǔn)電壓，V AC_REF ，可用于電容耦合輸入
• 工業(yè)溫度范圍 –40°C 至 85°C
• 封裝采用 7mm × 7mm 48 引腳 QFN （RGZ） 封裝
• ESD 保護(hù)超過(guò) 3 kV HBM、1 kV CDM
• 應(yīng)用
  • 電信/網(wǎng)絡(luò)
  • 醫(yī)學(xué)影像
  • 測(cè)試和測(cè)量設(shè)備
  • 無(wú)線通信
  • 通用時(shí)鐘

參數(shù)

?1. 核心特性?

• ?架構(gòu)?：雙路1:8差分緩沖器，支持將2個(gè)輸入（IN0/IN1）分配至16對(duì)LVDS輸出（OUT0-OUT15），每路輸入驅(qū)動(dòng)8對(duì)輸出。
• ?低抖動(dòng)性能?：附加抖動(dòng)<300 fs RMS（10 kHz–20 MHz），適用于高頻時(shí)鐘分配。
• ?輸入兼容性?：支持LVDS、LVPECL、LVCMOS信號(hào)類型，單端輸入時(shí)需通過(guò)VAC_REF引腳提供偏置電壓。
• ?輸出控制?：通過(guò)EN引腳實(shí)現(xiàn)靈活配置（全部啟用/禁用或部分啟用），支持故障安全功能防止無(wú)輸入信號(hào)時(shí)輸出振蕩。
• ?電氣參數(shù)?：工作電壓2.375–2.625V，時(shí)鐘頻率最高800 MHz，輸出差分電壓250–450 mV。

?2. 關(guān)鍵參數(shù)?

• ?時(shí)序性能?：
  • 傳播延遲1.5–2.5 ns
  • 輸出間最大偏斜50 ps（同組）、80 ps（組間）
• ?功耗?：靜態(tài)電流27 mA，100 MHz時(shí)典型電流119 mA，800 MHz時(shí)168 mA。
• ?封裝?：7mm×7mm 48引腳QFN（RGZ），內(nèi)置ESD保護(hù)（HBM 3 kV）。

?3. 典型應(yīng)用場(chǎng)景?

• 電信/網(wǎng)絡(luò)設(shè)備時(shí)鐘分配
• 醫(yī)療成像、測(cè)試儀器
• 無(wú)線通信系統(tǒng)

?4. 設(shè)計(jì)注意事項(xiàng)?

• ?熱管理?：需將封裝底部散熱焊盤可靠接地以控制結(jié)溫≤125°C。
• ?電源濾波?：建議每電源引腳就近放置0.1μF去耦電容，可選鐵氧體磁珠隔離高頻噪聲。
• ?信號(hào)完整性?：
  • LVDS輸出需在接收端配置100Ω端接電阻（靠近接收器）。
  • 未使用的輸出可懸空。