CDC536 是一款高性能、低偏斜、低抖動的時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 來精確地 在頻率和相位上，將時鐘輸出信號與時鐘輸入 （CLKIN） 信號對齊。具體來說 設計用于同步 DRAM 和流行的微處理器，運行速度從 50 MHz 到 100 MHz 或低至 25 MHz，在配置為半頻輸出的輸出上。CDC536 的工作電壓為 3.3V VCC設計用于驅(qū)動 50 W 傳輸線。

反饋輸入 （FBIN） 用于將輸出時鐘的頻率和相位與輸入時鐘同步 （克金）。六個輸出時鐘中的一個必須反饋給 FBIN，以便 PLL 保持同步 CLKIN 和輸出。用作反饋引腳的輸出與 CLKIN 同步到相同的頻率。
*附件：cdc536.pdf

Y 輸出可以配置為同相切換，頻率與 CLKIN 相同。選擇 （SEL） 輸入 將三個 Y 輸出配置為以 CLKIN 頻率的二分之一或兩倍工作，具體取決于饋電的引腳 回到FBIN（見表1和表2）。所有輸出信號占空比都調(diào)整為 50%，與占空比無關 在輸入時鐘處循環(huán)。

輸出使能 （OE） 用于輸出控制。當OE為高電平時，輸出處于高阻抗狀態(tài)。 當 OE 為低電平時，輸出處于活動狀態(tài)。TEST 用于設備的出廠測試，可用于旁路 PLL。TEST 應綁在 GND 上才能正常運行。

與許多包含 PLL 的產(chǎn)品不同，CDC536 不需要外部 RC 網(wǎng)絡。的循環(huán)過濾器 PLL 包含在片上，最大限度地減少了元件數(shù)量、電路板空間和成本。

由于CDC536基于PLL電路，因此需要穩(wěn)定時間才能實現(xiàn) 反饋信號到參考信號。在通電和應用后需要這種穩(wěn)定時間 CLKIN上的固定頻率、固定相位信號以及對PLL基準或反饋的任何更改 信號。此類更改發(fā)生在更改選擇輸入、通過TEST啟用PLL以及啟用時 所有輸出均通過 OE。

CDC536 的工作溫度范圍為 0°C 至 70°C。

特性

• 用于時鐘分配和時鐘生成應用的低輸出偏斜
• 工作電壓為 3.3V VCC
• 將一個時鐘輸入分配到六個輸出
• 一個選擇輸入將三個輸出配置為以輸入頻率的二分之一或兩倍工作
• 無需外部 RC 網(wǎng)絡
• 外部反饋引腳 （FBIN） 用于將輸出同步到時鐘輸入
• 同步DRAM高速微處理器的應用
• 半頻輸出的負邊沿觸發(fā)清除
• TTL 兼容輸入和輸出
• 輸出驅(qū)動 50 條并聯(lián)端接傳輸線
• 先進的 EPIC-II**B ? BiCMOS 設計可顯著降低功耗
• 分布式VCC接地引腳可降低開關噪聲
• 采用塑料 28 引腳收縮小外形封裝

參數(shù)

?1. 產(chǎn)品概述?
CDC536是德州儀器（TI）設計的高性能、低偏移、低抖動時鐘驅(qū)動器，采用鎖相環(huán)（PLL）技術，確保輸出時鐘信號與輸入時鐘（CLKIN）在頻率和相位上精確同步。主要應用于同步DRAM和高速微處理器（50MHz-100MHz），支持3.3V供電，驅(qū)動50Ω傳輸線。

?2. 關鍵特性?

• ?低輸出偏移?：適用于時鐘分配和生成場景。
• ?靈活頻率配置?：通過SEL輸入可選擇輸出為輸入頻率的1/2倍、1倍或2倍。
• ?集成PLL?：無需外部RC網(wǎng)絡，減少元件數(shù)量和成本。
• ?反饋同步?：需將任一輸出連接至FBIN引腳以維持同步。
• ?輸出控制?：通過OE引腳啟用/禁用高阻態(tài)輸出。

?3. 功能配置?

• ?輸出模式A?（反饋輸出為1×頻率）：
  • CLKIN范圍：50MHz-100MHz
  • 支持1/2×和1×頻率輸出（由SEL控制）。
• ?輸出模式B?（反饋輸出為1×頻率）：
  • CLKIN范圍：25MHz-50MHz
  • 支持1×和2×頻率輸出（由SEL控制）。

?4. 電氣參數(shù)?

• ?工作電壓?：3V-3.6V
• ?溫度范圍?：0°C至70°C
• ?最大時鐘頻率?：100MHz（輸出模式A）、50MHz（輸出模式B）
• ?相位誤差?：±500ps，抖動（峰峰值）≤200ps。

?5. 封裝與引腳?

• ?封裝類型?：28引腳SSOP（DB/DL）
• ?關鍵引腳?：
  • CLKIN（輸入時鐘）、FBIN（反饋輸入）、SEL（頻率選擇）、OE（輸出使能）。
  • 測試引腳（TEST/CLR）需接地以正常操作。

?6. 應用注意事項?

• ?穩(wěn)定時間?：上電或頻率切換后需50μs鎖定時間。
• ?布局建議?：分散VCC和接地引腳以減少開關噪聲。

?

?總結?：CDC536是一款高集成度時鐘驅(qū)動器，適用于需要精確時鐘同步的嵌入式系統(tǒng)，其設計優(yōu)化了功耗和信號完整性，適合高速數(shù)字電路應用。