6月12日,由工業(yè)和信息化部人才交流中心主辦,IC智慧谷、上海林恩信息咨詢有限公司承辦,南京江北新區(qū)人力資源服務(wù)產(chǎn)業(yè)園、中國半導(dǎo)體行業(yè)協(xié)會集成電路分會、上海集成電路技術(shù)與產(chǎn)業(yè)促進中心協(xié)辦的第65期國際名家講堂在上海舉辦,來自加利福尼亞大學(xué)洛杉磯分校(UCLA)的著名教授Behzad Razavi為中國的學(xué)員們帶來了高性能鎖相環(huán)設(shè)計短期高級課程。
PLL電路是用于生成與輸入信號相位同步的新的信號電路,無論是工業(yè)還是民用,PLL電路的應(yīng)用范圍非常廣,教授首先介紹了PLL的基本結(jié)構(gòu)與各部分工作原理,對鑒相器和壓控振蕩器的設(shè)計都做了大致的說明,在穩(wěn)定性、紋波和相位偏移之間的設(shè)計折衷給出了自己的建議。PLL電路的特性由環(huán)路濾波器決定,因此設(shè)計PLL電路時,將其深刻理解為負(fù)反饋電路非常重要,穩(wěn)定的PLL電路的環(huán)路濾波器的設(shè)計方法是PLL設(shè)計的精髓。
隨后教授連續(xù)講解了4篇ISSCC發(fā)布的最新成果,傳遞最新的設(shè)計技術(shù),包括PLL中各模塊的濾波、疊加等相位噪聲抑制技術(shù),F(xiàn)inFET技術(shù)節(jié)點上的版圖設(shè)計問題,更小的隨機抖動設(shè)計方法,以及5G應(yīng)用中低于-50dBm的功率設(shè)計技術(shù)和低于-40dBc的噪聲設(shè)計技術(shù)。學(xué)員們都在電路實例中收獲了應(yīng)對PLL非理想效應(yīng)的實際設(shè)計經(jīng)驗。
課程的最后一個專題是環(huán)形振蕩器的相位噪聲分析,影響相位噪聲的因素具有不同的性質(zhì),然而很難找到一種通用的方法來包含各種影響因素以獲得PLL系統(tǒng)的總相位噪聲,教授在噪聲分析方面也提出了兩個基本的設(shè)計準(zhǔn)則,并介紹了一種沒有電感元件的低噪聲PLL設(shè)計技術(shù)。
-
pll
+關(guān)注
關(guān)注
6文章
976瀏覽量
137596 -
FinFET
+關(guān)注
關(guān)注
12文章
259瀏覽量
92044
原文標(biāo)題:【精彩回顧】第65期國際名家講堂:高性能鎖相環(huán)設(shè)計
文章出處:【微信號:ICPlatform,微信公眾號:芯動力人才計劃】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
?CDCVF25081 3.3-V 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
?CDCVF2510A 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
基于鎖相環(huán)的無軸承同步磁阻電機無速度傳感器檢測技術(shù)
高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用
Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊
鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用(全9章)
鎖相環(huán)是什么意思
數(shù)字鎖相環(huán):二階環(huán)的FPGA實現(xiàn)
AN-1420:利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換
可編程晶振的鎖相環(huán)原理
可編程晶振的關(guān)鍵技術(shù)——鎖相環(huán)原理講解
TMS320C6000 DSP軟件可編程鎖相環(huán)控制器指南

全數(shù)字鎖相環(huán) (ADPLL)設(shè)計
評論