什么是RIO技術(shù)?
借助可重新設(shè)置FPGA芯片和LabVIEW圖形化開發(fā)工具,NI可重新設(shè)置I/O(RIO)技術(shù)可用于自定義測量硬件電路。RIO核心由 FPGA芯片和循環(huán)電路組成,它們使LabVIEW可以執(zhí)行硬件定義。
快速設(shè)計自定義硬件
NI RIO技術(shù)可以幫您設(shè)計數(shù)據(jù)采集、通信和控制硬件,與NI LabVIEW圖形化編程一樣方便易用、操作靈活。使用RIO技術(shù),您可以快速創(chuàng)建自定義硬件電路,其系統(tǒng)定時控制具有高性能I/O和無可比擬的靈活性。
RIO技術(shù)廣泛應(yīng)用于NI平臺,如NI PCI和PXI R系列DAQ設(shè)備、Compact Vision System(CVS)和CompactRIO。R系列DAQ設(shè)備可用于自定義的數(shù)據(jù)采集或?qū)崟rI/O應(yīng)用。在compact Vision System上開發(fā)自定義FPGA邏輯,可在機(jī)器視覺應(yīng)用中添加觸發(fā)、脈沖寬度調(diào)制信號或自定義的通信協(xié)議等功能。CompactRIO產(chǎn)品系列可實(shí)現(xiàn)嵌入式測量和控制應(yīng)用的最大靈活性,提供了具有內(nèi)置的信號調(diào)理和直接信號連接功能的模塊化FPGA定時I/O。
圖1 NI LabVIEW FPGA目標(biāo)硬件
自定義電路用于I/O通信和控制(IOCC)
RIO技術(shù)可用于創(chuàng)建適于IOCC應(yīng)用的優(yōu)質(zhì)、靈活電路,而無需真正構(gòu)建自定義電路。LabVIEW數(shù)據(jù)流編程可用于綜合FPGA的板載邏輯,實(shí)施用戶所需的許多通信協(xié)議。(見圖2)另外,您還可以使用LabVIEW內(nèi)置的信號處理和離散線形和非線形控制函數(shù)創(chuàng)建速率達(dá)20 MHz的數(shù)字控制系統(tǒng)和速率達(dá)150 kHz的模擬控制系統(tǒng)。
圖2 在LabVIEW FPGA中執(zhí)行16位串行外圍接口輸出
現(xiàn)成即用的測量硬件用于各種各樣的信號
借助現(xiàn)成即用的RIO硬件和LabVIEW FPGA模塊,用戶可自己定義硬件而無需深入了解硬件設(shè)計工具或硬件描述語言。無論需要模擬、數(shù)字或計數(shù)器I/O,還是用于通信協(xié)議或控制信號的更復(fù)雜的 I/O,您可以開發(fā)LabVIEW代碼,借助NI RIO技術(shù)直接與您的信號連接。當(dāng)信號要求改變時,您可以修改、重新編譯、下載LabVIEW代碼到FPGA上,來改變I/O數(shù)、組合或類型。重復(fù)使用同一硬件和軟件操作靈活,無需追加額外成本,因而可節(jié)省時間和成本。
-
FPGA
+關(guān)注
關(guān)注
1643文章
21925瀏覽量
612629 -
RIO技術(shù)
+關(guān)注
關(guān)注
0文章
2瀏覽量
6023
發(fā)布評論請先 登錄
NIOS II自定義指令設(shè)計之實(shí)例篇

從三方面來看NI可重復(fù)配置I/O(RIO)技術(shù)
AN958:自定義設(shè)計的調(diào)試和編程接口
利用SDSoC創(chuàng)建自定義硬件
Xilinx基本自定義OpenRISC系統(tǒng)硬件教程

自定義視圖組件教程案例
ArkUI如何自定義彈窗(eTS)
自定義算子開發(fā)

Out項目之增強(qiáng)RISC-V處理器性能的自定義硬件模塊

如何快速創(chuàng)建用戶自定義Board和App工程

評論