7月30日據(jù)業(yè)界消息，三星電子與SK海力士為確保營收“孝子”DRAM的未來競爭力，將投資采用10納米DRAM生產(chǎn)制程EUV曝光方式。全球唯一生產(chǎn)次世代半導體EUV半導體設(shè)備廠商—荷蘭ASML一年僅可產(chǎn)出20臺EUV設(shè)備，屬于尖端高價設(shè)備。

ASML曝光設(shè)備

用EUV打破DRAM精細工程天花板

EUV 曝光設(shè)備可提升半導體生產(chǎn)中最核心的曝光制程能力。曝光制程既是利用光源在晶圓上畫出電路的過程。這也是決定芯片大小和制造能力的核心技術(shù)之一。

半導體業(yè)界數(shù)十年來使用的濕蝕刻（Immersion）和Arf浸潤光刻技術(shù)經(jīng)過改良可通過2至4次Patterning最小可做到10納米，但這已經(jīng)屬于上限。

三星電子與SK海力士的10納米以上至20納米以下DRAM制程無法提升產(chǎn)能也是因該技術(shù)限制。為實現(xiàn)更精細化，需要反復進行Patterning，而如此一來會增加制程次數(shù)降低生產(chǎn)能力。

一向重視IC芯片的三星電子開始著手摸索DRAM制程上應用EUV的方式。業(yè)界人士評論：通常來說，新的設(shè)備會先在IC芯片制程上嘗試后轉(zhuǎn)至Memory制程。但此次三星與ASML聯(lián)手，將同步在IC和Memory上導入新技術(shù)。

SK海力士也同樣預計在2020年投產(chǎn)的M16工廠采用EUV設(shè)備生產(chǎn)10納米DRAM。也已經(jīng)著手在利川工廠開展DRAM EUV制程的改良作業(yè)。

風險與機遇并存

積極導入新技術(shù)以確保霸權(quán)地位雖說是好的方向，但EUV導入的風險也不容小覷。除了高達1500億韓幣（9.2億人民幣）的高昂的成本壓力外，Memory屬于首次嘗試導入該技術(shù)。

三星電子、TSMC、GF、UMC半導體代工廠全景

全球可供應此種設(shè)備的廠商僅為ASML一家，并且生產(chǎn)數(shù)量也有限。根據(jù)ASML表示今年可產(chǎn)出20臺EUV設(shè)備，到明年可產(chǎn)出30臺，2020年可產(chǎn)出40臺。

但三星電子、因特爾、美光、TSMC、GF等設(shè)備采購量卻越來越多。TSMC為確保EUV設(shè)備開始了對賭競爭，再加上SK海力士，預計EUV設(shè)備很快會進入“一臺難求”的境地。

半導體設(shè)備相關(guān)人士表示：雖表面看起來EUV對于DRAM制程效率提升幫助很大，但實際光罩與材料問題還屬殘留課題，不排除在EUV技術(shù)穩(wěn)定化過程中導致巨額損失的可能性。