chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA原型驗證實戰(zhàn):如何應(yīng)對外設(shè)連接問題

思爾芯S2C ? 2025-10-22 10:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


在芯片設(shè)計驗證中,我們常常面臨一些外設(shè)連接問題:速度不匹配,或者硬件不支持。例如運行在硬件仿真器FPGA原型平臺上的設(shè)計,其時鐘頻率通常只有幾十MHz,甚至低至1MHz以下;而真實世界中的外設(shè)與協(xié)議(如PCIe、高速以太網(wǎng)等)運行在幾百兆以上。如此巨大的速度鴻溝,使得將它們直接相連幾乎不可行。針對速度不匹配,核心解決方案是引入降速橋(Speed Adaptor)。它是專門用于原型驗證 (Prototyping) 或仿真 (Emulation) 環(huán)境中的一類硬件適配器,作用是把運行速度和接口特性差異很大的系統(tǒng)連接起來,能夠在接近真實系統(tǒng)的條件下進行驗證。而針對硬件不支持的場景,則需要借助模型接口模擬真實設(shè)備的功能與協(xié)議。以三個典型應(yīng)用案例來做具體分析:

案例一:PCIe 降速橋(PCIe Speed Adaptor)降速橋通常要解決的是速率匹配匹(Speed Adaptation)、協(xié)議轉(zhuǎn)換(Protocol Adaptation)、時間解耦(Time Decoupling)、和可控可觀測(Debug/Control)等問題。在FPGA原型中,AMD (Xilinx) PCIe PHY的工作頻率(Gen1為62.5 MHz,Gen4達500 MHz)已遠(yuǎn)高于綜合后設(shè)計的運行頻率。另一方面,用戶設(shè)計若進行分割,性能將進一步降低二十兆以下。這與PCIe PHY的工作頻率形成了巨大落差。正因如此,實現(xiàn)可靠的速率匹配成為連接雙方的關(guān)鍵。該解決方案的核心是PCIe Switch IP,其多端口能夠獨立建立鏈路并工作于不同狀態(tài),以此實現(xiàn)協(xié)議版本、鏈路寬度與速率的動態(tài)適配。此外,方案還集成PCS、PIPE接口轉(zhuǎn)換等關(guān)鍵IP模塊,共同構(gòu)成一個完整的速率適配解決方案。

cc562fa0-aeee-11f0-8ce9-92fbcf53809c.png

圖1:PCIe降速橋原理

案例二:HDMI 降速橋(HDMI Speed Adaptor)該方案直接將HDMI音視頻碼流數(shù)據(jù)傳輸至主機,通過定制的解碼器提取視頻和音頻數(shù)據(jù), 依賴軟件模擬顯示器,播放解碼后的音視頻數(shù)據(jù)。DisplayPort/MIPI DSI/USB Speed Adaptor與之采用相同架構(gòu)。

cc5ffddc-aeee-11f0-8ce9-92fbcf53809c.png

圖2:HDMI降速橋原理

案例三:存儲器模型(Memory Model)

在FPGA原型驗證中,為驗證DDR5、LPDDR5及HBM2E/3等存儲控制器,我們利用Memory Model IP,通過FPGA本身支持的DDR4來模擬這些FPGA無法直接支持的存儲器。同時,為了協(xié)助系統(tǒng)調(diào)試,思爾芯團隊為存儲器模型增加了一個具備可控性與可觀測性的后門,以方便進行高效的讀寫存儲。

cc697862-aeee-11f0-8ce9-92fbcf53809c.png

圖3:Memory Model原理憑借在原型驗證領(lǐng)域二十多年的技術(shù)積累,思爾芯推出了一系列方案以應(yīng)對復(fù)雜的外設(shè)連接問題,其代表產(chǎn)品有常用Speed Adaptor、10G-800G速率的高速以太網(wǎng)適配器和存儲器模型等,有效幫助客戶應(yīng)對復(fù)雜的外設(shè)連接問題。公司將持續(xù)投入開發(fā),擴展協(xié)議支持,并始終致力于運用領(lǐng)先的數(shù)字EDA技術(shù),貼近客戶,全力助其縮短驗證周期,為產(chǎn)品創(chuàng)新與上市提速。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22214

    瀏覽量

    627670
  • 芯片設(shè)計
    +關(guān)注

    關(guān)注

    15

    文章

    1112

    瀏覽量

    56244
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1406

    瀏覽量

    87122
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    驗證中的FPGA原型驗證 FPGA原型設(shè)計面臨的挑戰(zhàn)是什么?

    什么是FPGA原型?? FPGA原型設(shè)計是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場可編程門陣列(FPGA)來
    發(fā)表于 07-19 16:27 ?2322次閱讀

    高頻RFID芯片的FPGA原型驗證平臺設(shè)計及驗證

    ?;?b class='flag-5'>FPGA的原型驗證方法憑借其速度快、易修改、真實性的特點,已經(jīng)成為ASIC芯片設(shè)計中重要的驗證方法。本文主要描述高頻RFID芯片的FPGA
    發(fā)表于 05-29 08:03

    ASIC設(shè)計-FPGA原型驗證

    ASIC設(shè)計-FPGA原型驗證
    發(fā)表于 03-19 16:15

    FPGA原型驗證的技術(shù)進階之路

    Tape Out并回片后都可以進行驅(qū)動和應(yīng)用的開發(fā)。目前ASIC的設(shè)計變得越來越大,越來越復(fù)雜,單片FPGA已不能滿足原型驗證要求,多片FPGA驗證
    發(fā)表于 08-21 05:00

    VLSI設(shè)計的FPGA驗證實驗指導(dǎo)書

    FPGA驗證是基于VHDL的VLSI設(shè)計中非常重要的一個環(huán)節(jié)。用戶設(shè)計的電子系統(tǒng)首先必須是可綜合的,綜合之后再通過FPGA原型驗證,即可在物
    發(fā)表于 07-12 19:13 ?28次下載

    性能提升三倍 Synopsys基于FPGA原型驗證方案

    新思科技公司日前宣布:該公司推出其Synopsys HAPS?-70系列基于FPGA原型驗證系統(tǒng),從而擴展了其HAPS產(chǎn)品線以應(yīng)對系統(tǒng)級芯片(SoC)設(shè)計的不斷增加的規(guī)模及復(fù)雜度。
    發(fā)表于 11-27 21:51 ?1728次閱讀

    FACE-VUP:大規(guī)模FPGA原型驗證平臺

    FACE-VUP:大規(guī)模FPGA原型驗證平臺 FACE-VUP大規(guī)模FPGA原型驗證平臺是FAC
    發(fā)表于 05-19 10:50 ?3302次閱讀

    為什么SoC驗證一定需要FPGA原型驗證呢??

    在現(xiàn)代SoC芯片驗證過程中,不可避免的都會使用FPGA原型驗證,或許原型驗證一詞對你而言非常新鮮
    的頭像 發(fā)表于 03-28 09:33 ?1849次閱讀

    什么是FPGA原型驗證?如何用FPGA對ASIC進行原型驗證

    FPGA原型設(shè)計是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場可編程門陣列(FPGA)來驗證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上系統(tǒng)(SoC)的功能和性能。
    發(fā)表于 04-10 09:23 ?2413次閱讀

    多臺FPGA原型驗證平臺可自由互連

    FPGA原型驗證平臺系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片FPGA平臺或者2片的FPGA
    的頭像 發(fā)表于 04-11 09:50 ?1397次閱讀

    多臺FPGA原型驗證平臺系統(tǒng)如何實現(xiàn)自由互連

    FPGA原型驗證平臺系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片FPGA平臺或者2片的FPGA
    發(fā)表于 04-11 09:50 ?868次閱讀

    多片FPGA原型驗證系統(tǒng)互連拓?fù)浞治?/a>

    多片FPGA原型驗證系統(tǒng)的性能和容量通常受到FPGA連接的限制。FPGA中有大量的資源,但I
    發(fā)表于 05-23 17:12 ?2053次閱讀
    多片<b class='flag-5'>FPGA</b><b class='flag-5'>原型</b><b class='flag-5'>驗證</b>系統(tǒng)互連拓?fù)浞治? />    </a>
</div>                              <div   id=

    為什么SoC驗證一定需要FPGA原型驗證呢?

    在現(xiàn)代SoC芯片驗證過程中,不可避免的都會使用FPGA原型驗證,或許原型驗證一詞對你而言非常新鮮
    發(fā)表于 05-30 15:04 ?1934次閱讀
    為什么SoC<b class='flag-5'>驗證</b>一定需要<b class='flag-5'>FPGA</b><b class='flag-5'>原型</b><b class='flag-5'>驗證</b>呢?

    什么是FPGA原型驗證?FPGA原型設(shè)計的好處是什么?

    FPGA原型設(shè)計是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場可編程門陣列(FPGA)來驗證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上系統(tǒng)(SoC)的功能和性能。
    發(fā)表于 01-12 16:13 ?2030次閱讀

    fpga原型驗證流程

    FPGA原型驗證流程是確保FPGA(現(xiàn)場可編程門陣列)設(shè)計正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計實現(xiàn)到功能驗證的整個過程,是
    的頭像 發(fā)表于 03-15 15:05 ?2791次閱讀