該ADS7028是一款易于使用的8通道、多路復用、12位、1MSPS、逐次逼近寄存器模數(shù)轉(zhuǎn)換器（SAR ADC）。八個通道可以獨立配置為模擬輸入、數(shù)字輸入或數(shù)字輸出。該器件具有用于ADC轉(zhuǎn)換過程的內(nèi)部振蕩器。

該ADS7028通過SPI兼容接口進行通信，并以自主或單次轉(zhuǎn)換模式運行。該ADS7028使用具有可編程高低閾值、遲滯和事件計數(shù)器的數(shù)字窗口比較器，通過每個通道的事件觸發(fā)中斷來實現(xiàn)模擬看門狗功能。該ADS7028具有內(nèi)置的循環(huán)冗余校驗 （CRC），用于數(shù)據(jù)讀/寫作和上電配置。該ADS7028具有均方根 （RMS） 模塊，可計算任何模擬輸入通道的 16 位真 RMS 結果。集成的過零檢測 （ZCD） 模塊允許在可配置閾值交叉點附近進行瞬態(tài)抑制和滯后。
*附件：ads7028.pdf

特性

• 小包裝尺寸：
  • WQFN 3 毫米× 3 毫米
• 8 個通道可配置為以下任意組合：
  • 多達 8 個模擬輸入、數(shù)字輸入或數(shù)字輸出
• 用于 I/O 擴展的 GPIO：
  • 漏極開路、推挽式數(shù)字輸出
• 模擬看門狗：
  • 每個通道的可編程閾值
  • 瞬態(tài)抑制的事件計數(shù)器
• 寬工作范圍：
  • AVDD：2.35 V 至 5.5 V
  • DVDD：1.65 V 至 5.5 V
  • –40°C 至 +85°C 溫度范圍
• 增強型SPI數(shù)字接口：
  • 高速、60MHz 接口
  • 通過 >13.5MHz SPI 實現(xiàn)全吞吐量
• 用于讀/寫作的 CRC：
  • 數(shù)據(jù)讀/寫時的 CRC
  • 上電配置時的 CRC
• 可編程平均濾波器
• 均方根模塊：
  • 16位真有效值輸出
  • 可編程 RMS 時間窗口
• 過零檢測模塊：
  • ZCD輸出對應模擬輸入
  • 內(nèi)置瞬態(tài)抑制和遲滯
  • 數(shù)字可調(diào)檢測閾值

參數(shù)

方框圖

ADS7028 是德州儀器推出的 8 通道 12 位逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC），核心優(yōu)勢為多功能通道配置、集成 RMS/ZCD 模塊、高可靠性及小尺寸封裝，專為混合信號采集、工業(yè)控制等場景設計。

核心參數(shù)與特性

1. 基礎性能：分辨率 12 位，無丟失碼；DNL 最大 ±0.75 LSB，INL 最大 ±1.3 LSB，DC 精度出色；采樣率最高 1 MSPS，轉(zhuǎn)換時間 600 ns。
2. 信號性能：2 kHz 輸入時 SINAD 達 72.9 dB、THD 低至 -87.5 dB，SFDR 典型值 91 dB；通道間隔離串擾 -100 dB，抗干擾能力強。
3. 輸入與供電：模擬輸入范圍 0 V 至 AVDD，AVDD 供電 2.35 V-5.5 V，DVDD 供電 1.65 V-5.5 V；工作溫度范圍 -40°C 至 85°C，采用 16 引腳 WQFN 封裝（3mm×3mm），占用空間小。
4. 附加特性：支持 CRC 校驗（數(shù)據(jù)讀寫及上電配置），集成可編程平均濾波器（2-128 倍過采樣）、16 位真 RMS 計算模塊及零交叉檢測（ZCD）模塊。

核心功能模塊

• 通道配置：8 個通道可獨立配置為模擬輸入、數(shù)字輸入或數(shù)字輸出（GPIO），GPIO 支持推挽 / 開漏驅(qū)動模式，簡化混合信號系統(tǒng)設計。
• 信號處理：RMS 模塊支持可編程時間窗口計算，ZCD 模塊帶暫態(tài)抑制與滯后特性，數(shù)字窗口比較器可配置每通道閾值與事件計數(shù)。
• 數(shù)字接口：增強型 SPI 接口，最高時鐘頻率 60 MHz，兼容 4 種 SPI 協(xié)議，支持寄存器讀寫、位設置 / 清除操作，適配快速數(shù)據(jù)傳輸。
• 工作模式：支持手動、即時（On-the-fly）、自動序列及自主四種轉(zhuǎn)換模式，可靈活適配不同采集場景需求。

應用場景

適用于冰箱冰柜、機架服務器、混合模塊（AI/AO/DI/DO）、交流傳動功率級模塊等，尤其適配需要多通道混合信號采集、高精度監(jiān)測且對 PCB 空間要求苛刻的工業(yè)及消費電子場景。

設計要點

1. 輸入驅(qū)動：建議搭配低噪聲運算放大器，模擬輸入線路需短且匹配，減少傳輸損耗；采樣電容 12 pF，需平衡驅(qū)動能力與失真。
2. 供電設計：AVDD 與 DVDD 可短接實現(xiàn)單電源供電，各電源引腳就近放置 1 μF 陶瓷去耦電容，DECAP 引腳需外接 0.22 μF-4.7 μF 去耦電容。
3. 布局規(guī)范：模擬信號與數(shù)字線路分開布線，避免交叉干擾；AVDD 作為參考電壓，其去耦電容需靠近器件放置，采用低阻抗接地。
4. 配置要點：通過寄存器可啟用 CRC 校驗、平均濾波、RMS 計算等功能；自主模式下可設置閾值報警，減少主機開銷。