該 ADS5287 是一款高性能、低功耗的八進(jìn)制信道模數(shù)轉(zhuǎn)換器 （ADC）。提供9毫米×9毫米QFN封裝，支持串行低壓差分信號(hào) （LVDS）輸出以及多種可編程功能，ADS5287高度可定制性 應(yīng)用范圍廣泛，并提供了前所未有的系統(tǒng)集成水平。一 應(yīng)用說(shuō)明XAPP774（可于 www.xilinx.com 年獲?。┟枋隽巳绾螌?a target="_blank">TI的ADC串行LVDS輸出接口到Xilinx現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）。ADS5287的工業(yè)溫度范圍為–40°C至+85°C。
*附件：ads5287.pdf

特性

• 速度與分辨率等級(jí)：
  • 10位，65MSPS
• 功耗：
  • 46mW/信道，30MSPS
  • 53mW/信道，40MSPS
  • 62mW/信道，50MSPS
  • 74mW/信道，65MSPS
• 10MHz 中頻時(shí)61.7dBFS信噪比
• 模擬輸入全量程范圍：2VPP
• 低頻噪聲抑制模式
• 單時(shí)鐘實(shí)現(xiàn)6dB過(guò)載恢復(fù)
• 外部與內(nèi)部（修剪）參考
• 3.3V模擬電源，1.8V數(shù)字電源
• 單端或差動(dòng)時(shí)鐘：
  • 時(shí)鐘占空比校正電路（DCC）
• 可編程數(shù)字增益：0dB至12dB
• 串行DDR LVDS輸出
• 可編程LVDS電流驅(qū)動(dòng)，內(nèi)部終端
• 用于實(shí)現(xiàn)輸出捕獲的測(cè)試模式
• 直偏移二進(jìn)制或二的補(bǔ)碼輸出
• 套餐選項(xiàng)：
  • 9毫米×9毫米QFN-64

參數(shù)

?1. 產(chǎn)品概述?
ADS5287是德州儀器（TI）推出的一款高性能、低功耗、8通道模數(shù)轉(zhuǎn)換器（ADC）。該器件采用9mm×9mm QFN-64封裝，支持串行低壓差分信號(hào)（LVDS）輸出，具有多種可編程功能，適用于醫(yī)療成像、無(wú)線基站基礎(chǔ)設(shè)施及測(cè)試測(cè)量儀器等多種應(yīng)用場(chǎng)景。

?2. 核心特性?

• ?分辨率與采樣率?：10位分辨率，最高支持65MSPS采樣率。
• ?功耗?：在不同采樣率下功耗分別為46mW/通道（30MSPS）、53mW/通道（40MSPS）、62mW/通道（50MSPS）及74mW/通道（65MSPS）。
• ?動(dòng)態(tài)性能?：在10MHz中頻下信噪比（SNR）達(dá)61.7dBFS，支持6dB過(guò)載恢復(fù)（單時(shí)鐘周期）。
• ?供電?：模擬電源3.3V，數(shù)字電源1.8V。
• ?輸入范圍?：差分模擬輸入滿量程范圍為2VPP。
• ?參考電壓?：支持內(nèi)部（已修整）或外部參考電壓。
• ?時(shí)鐘輸入?：支持單端或差分時(shí)鐘，集成時(shí)鐘占空比校正電路（DCC）。
• ?數(shù)字增益?：可編程增益范圍0dB至12dB。
• ?輸出接口?：串行DDR LVDS輸出，支持內(nèi)部終端和可編程LVDS電流驅(qū)動(dòng)。
• ?測(cè)試模式?：支持輸出捕獲的測(cè)試模式。
• ?輸出格式?：支持直接偏移二進(jìn)制或二進(jìn)制補(bǔ)碼輸出。

?3. 功能架構(gòu)?

• ?模擬輸入?：8對(duì)差分輸入（IN1P/IN1N至IN8P/IN8N），每通道均配置10位ADC。
• ?時(shí)鐘管理?：內(nèi)置鎖相環(huán)（PLL）生成6倍和12倍采樣時(shí)鐘。
• ?數(shù)字處理?：各通道ADC輸出經(jīng)數(shù)字增益調(diào)整后，由串行化器轉(zhuǎn)換為L(zhǎng)VDS格式輸出。
• ?控制接口?：通過(guò)串行接口（SCLK、SDATA、CS）配置內(nèi)部寄存器，實(shí)現(xiàn)功率管理、增益控制、測(cè)試模式等多種功能。

?4. 電氣特性?

• ?參考電壓?：內(nèi)部模式下REFT為2.5V，REFB為0.5V，VCM為1.5V。
• ?動(dòng)態(tài)性能?：在高采樣率下（如65MSPS）仍保持高信噪比和無(wú)雜散動(dòng)態(tài)范圍。
• ?電源電流?：內(nèi)部參考模式下，模擬電源電流約139mA，數(shù)字電源電流約87mA，總功耗約615mW。
• ?過(guò)載恢復(fù)?：支持從6dB過(guò)載到1%精度范圍內(nèi)在一個(gè)時(shí)鐘周期內(nèi)恢復(fù)。

?5. 封裝與引腳?

• ?封裝選項(xiàng)?：QFN-64（9mm×9mm）。
• ?引腳功能?：包括模擬輸入、時(shí)鐘輸入、LVDS輸出、參考電壓及控制信號(hào)等。

?6. 應(yīng)用信息?

• ?時(shí)鐘輸入配置?：支持單端或差分時(shí)鐘模式，推薦使用低抖動(dòng)差分時(shí)鐘以優(yōu)化高頻性能。
• ?參考電路?：支持內(nèi)部或外部參考模式，外部參考可通過(guò)REFT/REFB或VCM引腳實(shí)現(xiàn)。
• ?LVDS輸出時(shí)序?：提供詳細(xì)的數(shù)據(jù)建立時(shí)間、保持時(shí)間及時(shí)鐘傳播延遲等參數(shù)，支持DDR和SDR輸出模式。
• ?串行寄存器?：通過(guò)寄存器配置實(shí)現(xiàn)增益調(diào)整、功率管理、測(cè)試模式及LVDS驅(qū)動(dòng)強(qiáng)度等多種功能。

?7. 典型性能?
數(shù)據(jù)手冊(cè)提供了大量典型性能曲線，包括頻譜性能、動(dòng)態(tài)性能隨輸入頻率、增益、電源電壓等參數(shù)的變化趨勢(shì)，供設(shè)計(jì)參考。