在當(dāng)今的電子世界里，高性能、低功耗的模擬 - 數(shù)字轉(zhuǎn)換器（ADC）一直是工程師們追求的目標(biāo)。今天，我們就來詳細(xì)探討德州儀器（TI）推出的ADC081500，一款具備卓越性能的8位、1.5GSPS A/D轉(zhuǎn)換器。

文件下載：adc081500.pdf

一、產(chǎn)品概述

ADC081500采用了校準(zhǔn)折疊和插值架構(gòu)，能夠?qū)崿F(xiàn)7.4有效位。折疊放大器的使用大大減少了比較器的數(shù)量和功耗，插值則減少了前端放大器的需求，進(jìn)一步降低了功耗。此外，片上校準(zhǔn)減少了折疊架構(gòu)中常見的積分非線性（INL）彎曲。

這款轉(zhuǎn)換器可以將輸入電壓范圍內(nèi)的模擬輸入信號(hào)數(shù)字化為8位，采樣速度典型值在200 MSPS到1.7 GSPS之間。當(dāng)差分輸入電壓低于負(fù)滿量程時(shí)，輸出字將全為零；高于正滿量程時(shí)，輸出字將全為一。同時(shí)，超出范圍（OR）輸出會(huì)被激活，以指示輸出代碼低于負(fù)滿量程或高于正滿量程。

二、關(guān)鍵特性與規(guī)格

（一）特性亮點(diǎn)

1. 內(nèi)部采樣保持：確保信號(hào)準(zhǔn)確采樣。
2. 單+1.9V ±0.1V供電：低功耗設(shè)計(jì)，降低系統(tǒng)能耗。
3. SDR或DDR輸出時(shí)鐘可選：滿足不同應(yīng)用場(chǎng)景的數(shù)據(jù)傳輸需求。
4. 多ADC同步能力：方便構(gòu)建多通道數(shù)據(jù)采集系統(tǒng)。
5. 無漏碼保證：確保數(shù)據(jù)轉(zhuǎn)換的準(zhǔn)確性。
6. 串行接口用于擴(kuò)展控制：可實(shí)現(xiàn)對(duì)高級(jí)功能的靈活配置。
7. 輸入滿量程范圍和偏移微調(diào)：提高轉(zhuǎn)換精度。
8. 占空比校正采樣時(shí)鐘：提供穩(wěn)定的時(shí)鐘信號(hào)。

（二）關(guān)鍵規(guī)格參數(shù)

三、功能詳細(xì)解析

（一）自校準(zhǔn)功能

自校準(zhǔn)在加電時(shí)自動(dòng)執(zhí)行，也可由用戶按需觸發(fā)。校準(zhǔn)過程會(huì)微調(diào)100Ω模擬輸入差分終端電阻，最小化滿量程誤差、偏移誤差、DNL和INL，從而最大化信噪比（SNR）、總諧波失真（THD）、信噪失真比（SINAD）和有效位數(shù)（ENOB）。同時(shí)，內(nèi)部偏置電流也會(huì)在校準(zhǔn)過程中進(jìn)行設(shè)置。

需要注意的是，自校準(zhǔn)必須在加電時(shí)運(yùn)行，并且在FSR引腳狀態(tài)改變時(shí)需要重新運(yùn)行。為了獲得最佳性能，建議在加電20秒或更長(zhǎng)時(shí)間后以及工作溫度發(fā)生顯著變化時(shí)進(jìn)行自校準(zhǔn)。此外，校準(zhǔn)過程不能在掉電模式下啟動(dòng)或運(yùn)行。

（二）數(shù)據(jù)采集與輸出

數(shù)據(jù)在CLK+（引腳18）的下降沿進(jìn)行采集，D輸出總線在13個(gè)輸入時(shí)鐘周期后、Dd輸出總線在14個(gè)輸入時(shí)鐘周期后可獲得數(shù)字等效數(shù)據(jù)。在數(shù)據(jù)到達(dá)輸出之前，還有一個(gè)額外的內(nèi)部延遲 (t_{OD})。

ADC081500的輸出數(shù)據(jù)信號(hào)采用低壓差分信號(hào)（LVDS），輸出格式為偏移二進(jìn)制。其全差分比較器設(shè)計(jì)和創(chuàng)新的采樣保持放大器設(shè)計(jì)，結(jié)合自校準(zhǔn)功能，使得SINAD/ENOB響應(yīng)在1.5 GHz以上非常平坦。

（三）控制模式

ADC081500提供了正?？刂颇Ｊ胶蛿U(kuò)展控制模式。在正?？刂颇Ｊ较?，用戶可以通過幾個(gè)控制引腳實(shí)現(xiàn)對(duì)轉(zhuǎn)換器的基本控制，如校準(zhǔn)周期啟動(dòng)、掉電模式和滿量程范圍設(shè)置等。而擴(kuò)展控制模式則通過串行接口訪問基于寄存器的控制，可實(shí)現(xiàn)對(duì)多個(gè)高級(jí)功能的控制。需要注意的是，擴(kuò)展控制模式不建議動(dòng)態(tài)啟用和禁用，用戶應(yīng)始終選擇其中一種模式進(jìn)行操作。

（四）模擬輸入

ADC081500必須采用差分輸入信號(hào)驅(qū)動(dòng)，不建議使用單端信號(hào)。輸入信號(hào)可以采用交流耦合或直流耦合方式。在交流耦合時(shí)，(V{CMO})引腳必須接地；在直流耦合時(shí)，需要提供與(V{CMO})輸出相等的輸入共模電壓。

輸入滿量程范圍在正常模式下可通過FSR引腳（引腳14）進(jìn)行選擇，在擴(kuò)展控制模式下可通過輸入滿量程電壓調(diào)整寄存器進(jìn)行編程。

（五）時(shí)鐘輸入

ADC081500的時(shí)鐘輸入為差分LVDS信號(hào)，必須采用交流耦合方式。雖然該轉(zhuǎn)換器在1.5 GHz差分時(shí)鐘下進(jìn)行測(cè)試和性能指定，但在轉(zhuǎn)換器電氣特性中規(guī)定的輸入時(shí)鐘頻率范圍內(nèi)通常也能正常工作。

為了避免性能下降，輸入時(shí)鐘信號(hào)的幅度應(yīng)在規(guī)定范圍內(nèi)，并且時(shí)鐘信號(hào)應(yīng)具有較低的均方根抖動(dòng)。此外，輸入時(shí)鐘的高電平和低電平時(shí)間應(yīng)保持在規(guī)定的占空比范圍內(nèi)。

（六）數(shù)字輸出

ADC081500將轉(zhuǎn)換器輸出數(shù)據(jù)解復(fù)用為兩個(gè)LVDS輸出總線，每個(gè)總線的數(shù)據(jù)速率為ADC采樣率的一半。用戶需要對(duì)這兩個(gè)總線進(jìn)行復(fù)用，以獲得完整的1.5 GSPS轉(zhuǎn)換結(jié)果。

輸出時(shí)鐘DCLK可用于鎖存LVDS輸出數(shù)據(jù)，數(shù)據(jù)可以在DCLK的上升沿或下降沿進(jìn)行發(fā)送，具體取決于OutEdge引腳的設(shè)置。此外，還可以選擇單數(shù)據(jù)速率（SDR）或雙數(shù)據(jù)速率（DDR）輸出模式。

四、應(yīng)用信息

（一）參考電壓

ADC081500的參考電壓來自1.254V帶隙參考，可在引腳31（(V_{BG})）獲取。該輸出的輸出電流能力為±100 μA，如果需要更多電流，則需要進(jìn)行緩沖。

內(nèi)部帶隙參考電壓的標(biāo)稱值由FSR引腳確定，并且在擴(kuò)展控制模式下可以通過配置寄存器調(diào)整滿量程輸入電壓。

（二）模擬輸入處理

模擬輸入為差分輸入，信號(hào)源可以采用交流耦合或直流耦合方式。在選擇放大器驅(qū)動(dòng)ADC輸入時(shí)，需要注意放大器的噪聲、失真性能和增益，以確保系統(tǒng)的整體性能。

當(dāng)采用直流耦合時(shí)，必須提供精確的直流共模電壓，并且該電壓應(yīng)保持在(V_{CMO})輸出的±50 mV范圍內(nèi)，否則會(huì)導(dǎo)致滿量程失真性能下降。

（三）單端輸入信號(hào)處理

由于ADC081500沒有針對(duì)單端輸入信號(hào)的處理能力，因此最好將單端信號(hào)轉(zhuǎn)換為差分信號(hào)后再輸入到ADC?？梢允褂煤线m的巴倫實(shí)現(xiàn)單端交流輸入到差分交流信號(hào)的轉(zhuǎn)換，也可以使用LMH6555實(shí)現(xiàn)單端直流輸入到差分信號(hào)的轉(zhuǎn)換。

（四）時(shí)鐘輸入要求

時(shí)鐘輸入必須采用交流耦合的差分時(shí)鐘信號(hào)，并且時(shí)鐘信號(hào)的幅度和占空比應(yīng)在規(guī)定范圍內(nèi)。為了避免抖動(dòng)引起的噪聲，時(shí)鐘源應(yīng)具有較低的均方根抖動(dòng)，并且輸入時(shí)鐘線應(yīng)盡可能短，遠(yuǎn)離其他信號(hào)，并作為傳輸線進(jìn)行處理。

五、設(shè)計(jì)注意事項(xiàng)

（一）電源考慮

A/D轉(zhuǎn)換器需要足夠的旁路電容來防止瞬態(tài)電流對(duì)電源的干擾。建議在A/D轉(zhuǎn)換器電源引腳附近放置33 μF電容，并在每個(gè)(V{A})引腳附近放置0.1 μF電容。同時(shí)，(V{A})和(V_{DR})電源引腳應(yīng)相互隔離，以防止數(shù)字噪聲耦合到模擬部分。

（二）熱管理

盡管ADC081500在低功耗下能夠?qū)崿F(xiàn)高速和高性能，但仍需要注意熱管理。為了確保可靠性，芯片溫度應(yīng)保持在130°C以下?？梢酝ㄟ^在PCB上設(shè)計(jì)散熱銅區(qū)、使用熱過孔等方式來降低芯片溫度。

（三）布局和接地

正確的接地和信號(hào)布線對(duì)于確保準(zhǔn)確轉(zhuǎn)換至關(guān)重要。建議使用單一接地平面，避免將接地平面分為模擬和數(shù)字區(qū)域。同時(shí)，模擬電路和數(shù)字電路應(yīng)分開布局，以減少干擾。

（四）動(dòng)態(tài)性能

為了滿足動(dòng)態(tài)性能規(guī)格并避免抖動(dòng)引起的噪聲，驅(qū)動(dòng)CLK輸入的時(shí)鐘源必須具有較低的均方根抖動(dòng)。輸入時(shí)鐘線應(yīng)盡可能短，遠(yuǎn)離其他信號(hào)，并作為傳輸線進(jìn)行處理。

（五）串行接口使用

在使用串行接口時(shí)，必須在初始寫入時(shí)將所有3個(gè)用戶寄存器寫入默認(rèn)或所需值。在校準(zhǔn)過程中，不應(yīng)使用串行接口，否則會(huì)影響設(shè)備性能。

六、常見應(yīng)用誤區(qū)

（一）寄存器寫入問題

在使用擴(kuò)展控制模式時(shí)，必須確保所有3個(gè)用戶寄存器至少寫入一次默認(rèn)或所需值，否則可能會(huì)導(dǎo)致操作異常。

（二）輸入驅(qū)動(dòng)問題

輸入信號(hào)（模擬或數(shù)字）不應(yīng)超過電源軌±150 mV，否則可能會(huì)導(dǎo)致故障或不穩(wěn)定操作，甚至影響設(shè)備可靠性。同時(shí)，應(yīng)避免過度驅(qū)動(dòng)ADC081500的輸入，以免導(dǎo)致轉(zhuǎn)換不準(zhǔn)確或設(shè)備損壞。

（三）模擬輸入共模電壓?jiǎn)栴}

在直流耦合模式下，輸入共模電壓必須保持在(V_{CMO})輸出的±50 mV范圍內(nèi)，否則會(huì)導(dǎo)致失真性能下降。

（四）放大器選擇問題

選擇驅(qū)動(dòng)ADC081500的放大器時(shí)，需要注意放大器的失真性能，避免因放大器失真過高而導(dǎo)致系統(tǒng)整體性能下降。

（五）時(shí)鐘輸入問題

時(shí)鐘輸入信號(hào)的幅度不應(yīng)超過規(guī)定范圍，否則可能會(huì)導(dǎo)致輸入偏移變化。同時(shí)，應(yīng)避免使用抖動(dòng)過大的時(shí)鐘源，以及過長(zhǎng)的輸入時(shí)鐘信號(hào)走線或其他信號(hào)耦合到輸入時(shí)鐘信號(hào)走線。

七、總結(jié)

ADC081500是一款性能卓越的A/D轉(zhuǎn)換器，具有高速、低功耗、高精度等優(yōu)點(diǎn)。在設(shè)計(jì)應(yīng)用時(shí)，需要充分考慮其各項(xiàng)特性和要求，遵循正確的設(shè)計(jì)方法和注意事項(xiàng)，以確保設(shè)備的可靠性和性能。希望通過本文的介紹，能幫助各位工程師更好地了解和使用ADC081500，在實(shí)際項(xiàng)目中發(fā)揮其最大優(yōu)勢(shì)。

你在使用ADC081500的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。