在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天我們要深入探討的是德州儀器（TI）的 TLV1548-EP，一款低電壓 10 位串行控制且?guī)в?8 個(gè)模擬輸入的 ADC。它具有諸多出色特性，能滿足眾多應(yīng)用場(chǎng)景的需求。

文件下載：tlv1548-ep.pdf

一、產(chǎn)品概述

1.1 主要特性

• 寬電壓范圍與低功耗：支持 2.7V 至 5.5V 的單電源供電，且具備可編程的掉電模式，在掉電狀態(tài)下電流低至 1μA，非常適合對(duì)功耗敏感的應(yīng)用。
• 高分辨率與快速轉(zhuǎn)換：擁有 10 位分辨率，轉(zhuǎn)換時(shí)間 ≤10μs，能快速準(zhǔn)確地將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。
• 豐富的接口與功能：提供與 TMS320 DSP 和微處理器 SPI、QSPI 兼容的串行接口，帶有轉(zhuǎn)換結(jié)束（EOC）標(biāo)志和內(nèi)置采樣保持功能，還有內(nèi)置自測(cè)試模式。
• 多通道輸入：集成了 8 通道的模擬多路復(fù)用器，可選擇 8 個(gè)模擬輸入或 3 個(gè)內(nèi)部自測(cè)試電壓。
• 寬溫度范圍：TLV1548Q 可在 -40°C 至 125°C 的擴(kuò)展溫度范圍內(nèi)穩(wěn)定工作。

1.2 功能框圖

從功能框圖中，我們可以清晰地看到各個(gè)模塊之間的連接和協(xié)作關(guān)系，這有助于我們理解其工作原理。

二、引腳功能詳解

2.1 模擬輸入引腳（A0 - A7）

這些引腳是模擬信號(hào)的輸入端口，內(nèi)部進(jìn)行了多路復(fù)用。當(dāng)源阻抗大于 1kΩ 時(shí)，建議使用異步啟動(dòng)來(lái)增加采樣時(shí)間，以確保信號(hào)采樣的準(zhǔn)確性。

2.2 控制引腳

• CS（芯片選擇）：高到低的轉(zhuǎn)換會(huì)重置內(nèi)部計(jì)數(shù)器和控制，并在最大建立時(shí)間內(nèi)使能 DATA IN、DATA OUT 和 I/O CLK；低到高的轉(zhuǎn)換則會(huì)在建立時(shí)間內(nèi)禁用這些信號(hào)。
• CSTART（采樣/轉(zhuǎn)換開(kāi)始控制）：高到低的轉(zhuǎn)換啟動(dòng)模擬輸入信號(hào)的采樣，低到高的轉(zhuǎn)換將采樣保持功能置于保持模式并開(kāi)始轉(zhuǎn)換。它獨(dú)立于 I/O CLK，在 CS 為高電平時(shí)也能工作。若不使用，可將其連接到 Vcc。
• DATA IN（串行數(shù)據(jù)輸入）：4 位串行數(shù)據(jù)用于選擇下一個(gè)要轉(zhuǎn)換的模擬輸入和測(cè)試電壓，還能設(shè)置轉(zhuǎn)換速率和啟用掉電模式。在不同模式下，數(shù)據(jù)的時(shí)鐘邊沿有所不同。
• DATA OUT（串行數(shù)據(jù)輸出）：A/D 轉(zhuǎn)換結(jié)果的三態(tài)串行輸出。當(dāng) CS 為高電平時(shí)處于高阻抗?fàn)顟B(tài)，低電平時(shí)或在 DSP 模式下 FS 下降沿后變?yōu)橛行А?/li>

2.3 時(shí)鐘與同步引腳

• I/O CLK（輸入/輸出時(shí)鐘）：接收串行 I/O 時(shí)鐘輸入，在不同模式下具有不同的功能，如時(shí)鐘輸入數(shù)據(jù)、控制采樣和轉(zhuǎn)換等。其頻率受電源電壓和輸入源阻抗的影響。
• FS（DSP 幀同步輸入）：用于指示串行數(shù)據(jù)幀的開(kāi)始。在與微處理器接口時(shí)，將其連接到 Vcc。
• INV CLK（反相時(shí)鐘輸入）：可用于反轉(zhuǎn)時(shí)鐘，提供更多的時(shí)序靈活性，還能調(diào)用內(nèi)置測(cè)試模式。

2.4 參考與電源引腳

• REF+ 和 REF -：分別為上參考電壓和下參考電壓，決定了模擬輸入的最大范圍。
• Vcc 和 GND：正電源電壓和接地引腳。

三、工作模式與接口

3.1 串行接口兼容性

TLV1548 兼容通用微處理器的串行接口（如 SPI 和 QSPI）以及 TMS320 DSP 的串行接口。通過(guò)采樣 CS 下降沿時(shí) FS 的狀態(tài)生成內(nèi)部鎖存標(biāo)志 If_mode，來(lái)控制 I/O CLK 的復(fù)用和狀態(tài)機(jī)復(fù)位功能。

3.2 微處理器接口模式

在微處理器接口模式下，輸入數(shù)據(jù)的時(shí)鐘邊沿取決于 INV CLK 的狀態(tài)。轉(zhuǎn)換開(kāi)始需要至少 9.5 個(gè)時(shí)鐘脈沖，第 10 個(gè)時(shí)鐘上升沿 EOC 輸出變低，轉(zhuǎn)換完成后返回高電平。CS 的下降沿開(kāi)始轉(zhuǎn)換序列，上升沿結(jié)束序列。

3.3 DSP 接口模式

與 DSP 接口時(shí)，輸出數(shù)據(jù)的 MSB 在 FS 下降沿后可用，其余數(shù)據(jù)在 I/O CLK 上升沿變化。輸入數(shù)據(jù)的采樣邊沿也與微處理器模式相反。TLV1548 支持 16 個(gè)時(shí)鐘周期的 DSP 接口模式，輸出數(shù)據(jù)會(huì)填充 6 個(gè)尾隨零。

四、輸入數(shù)據(jù)與模擬輸入

4.1 輸入數(shù)據(jù)位

DATA IN 內(nèi)部連接到一個(gè) 4 位串行輸入數(shù)據(jù)寄存器，通過(guò)不同的輸入數(shù)據(jù)可以選擇不同的模擬輸入通道或工作模式。輸入數(shù)據(jù)的時(shí)鐘邊沿由 INV CLK 和 FS 的狀態(tài)決定。

4.2 模擬輸入與內(nèi)部測(cè)試電壓

8 個(gè)模擬輸入和 3 個(gè)內(nèi)部測(cè)試輸入由 11 通道的多路復(fù)用器根據(jù)輸入數(shù)據(jù)位進(jìn)行選擇。多路復(fù)用器采用先斷后通的類型，可減少通道切換帶來(lái)的輸入噪聲注入。

4.3 采樣模式

• 正常采樣模式：當(dāng) CSTART 保持高電平時(shí)，在微處理器接口模式下，模擬輸入采樣在第 4 個(gè) I/O CLK 脈沖的上升沿開(kāi)始，持續(xù) 6 個(gè) I/O CLK 周期；在 DSP 接口模式下，在第 4 個(gè) I/O CLK 脈沖的下降沿開(kāi)始。
• 擴(kuò)展采樣模式：通過(guò) CSTART 控制采樣周期，可適應(yīng)更寬范圍的輸入源阻抗，但會(huì)消耗更高的功率。

五、轉(zhuǎn)換原理與性能

5.1 逐次逼近轉(zhuǎn)換系統(tǒng)

TLV1548 采用逐次逼近（SAR）轉(zhuǎn)換系統(tǒng)，通過(guò) CMOS 閾值檢測(cè)器檢查一系列二進(jìn)制加權(quán)電容器上的電荷來(lái)確定每一位的值。轉(zhuǎn)換過(guò)程分為采樣和比較兩個(gè)階段，通過(guò)電荷再分配來(lái)完成從 MSB 到 LSB 的位計(jì)數(shù)和加權(quán)。

5.2 性能指標(biāo)

• 線性誤差：包括積分線性誤差（EL）和差分線性誤差（ED），最大偏差在 ±0.5 至 ±1 LSB 之間。
• 偏移誤差和增益誤差：偏移誤差（EO）最大為 ±1.5 LSB，增益誤差（EG）最大為 ±1 LSB。
• 轉(zhuǎn)換時(shí)間：提供快速和慢速兩種轉(zhuǎn)換速率，快速轉(zhuǎn)換時(shí)間約為 7μs，慢速轉(zhuǎn)換時(shí)間約為 15μs。

六、電源管理與編程

6.1 可編程轉(zhuǎn)換速率

TLV1548 提供兩種轉(zhuǎn)換速率，可根據(jù)實(shí)際需求進(jìn)行選擇，以最大化電池壽命。轉(zhuǎn)換速率的選擇在同一周期內(nèi)立即生效，直到選擇其他速率。

6.2 可編程掉電狀態(tài)

通過(guò)向 DATA IN 寫(xiě)入 8h 可將設(shè)備置于掉電狀態(tài)，下次 CS 拉低時(shí)恢復(fù)上電狀態(tài)。掉電模式不會(huì)影響之前選擇的轉(zhuǎn)換速率，能有效降低功耗。

6.3 上電與初始化

上電后，在 DSP 模式下，CS 和 FS 必須從高到低開(kāi)始 I/O 周期。EOC 初始為高電平，輸入數(shù)據(jù)寄存器初始化為全零。第一次轉(zhuǎn)換結(jié)果可能無(wú)效，應(yīng)予以忽略。

七、應(yīng)用與注意事項(xiàng)

7.1 應(yīng)用場(chǎng)景

TLV1548-EP 適用于各種需要高精度模擬信號(hào)轉(zhuǎn)換的應(yīng)用，如工業(yè)自動(dòng)化、儀器儀表、數(shù)據(jù)采集系統(tǒng)等。

7.2 注意事項(xiàng)

• 在使用過(guò)程中，要注意電源電壓、輸入電壓和參考電壓的范圍，避免超出絕對(duì)最大額定值。
• 為減少 CS 下降沿的噪聲干擾，內(nèi)部電路會(huì)在 CS 下降后等待一個(gè)建立時(shí)間再響應(yīng)控制輸入信號(hào)。
• 選擇合適的 I/O CLK 頻率，以確保模擬輸入信號(hào)有足夠的采樣時(shí)間。

八、總結(jié)

TLV1548-EP 是一款功能強(qiáng)大、性能出色的低電壓 10 位模數(shù)轉(zhuǎn)換器。它具有豐富的功能和靈活的接口，能滿足不同應(yīng)用場(chǎng)景的需求。在設(shè)計(jì)過(guò)程中，我們需要深入理解其引腳功能、工作模式和性能指標(biāo)，合理選擇參數(shù)和配置，以充分發(fā)揮其優(yōu)勢(shì)。同時(shí)，要注意各種注意事項(xiàng)，確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能為電子工程師們?cè)谑褂?TLV1548-EP 進(jìn)行設(shè)計(jì)時(shí)提供有價(jià)值的參考。你在使用類似 ADC 時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。