SN65LVDS311：可編程27位顯示串行接口發(fā)射器的設(shè)計(jì)與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，對(duì)于顯示接口的需求日益增長(zhǎng)，尤其是在需要高效數(shù)據(jù)傳輸和低功耗的應(yīng)用場(chǎng)景中。TI的SN65LVDS311可編程27位顯示串行接口發(fā)射器，以其獨(dú)特的特性和靈活的工作模式，成為了眾多工程師的選擇。本文將深入探討SN65LVDS311的特點(diǎn)、工作原理、電氣特性以及應(yīng)用場(chǎng)景，為電子工程師們提供全面的參考。

文件下載：SN65LVDS311YFFT.pdf

一、產(chǎn)品概述

SN65LVDS311是一款能夠?qū)?7位并行輸入數(shù)據(jù)通過(guò)1、2或3條串行輸出鏈路進(jìn)行傳輸?shù)拇衅?。其引腳布局經(jīng)過(guò)優(yōu)化，可與OMAP3630應(yīng)用處理器完美適配。該器件具有多種出色的特性，使其在眾多應(yīng)用中表現(xiàn)卓越。

1.1 產(chǎn)品特性

• 小巧封裝：采用2.8 × 2.8mm的封裝尺寸，節(jié)省了電路板空間，適合小型化設(shè)計(jì)。
• 低輸入信號(hào)擺幅：輸入信號(hào)擺幅為1.8V，降低了功耗和電磁干擾。
• 豐富的數(shù)據(jù)傳輸：可傳輸24位RGB數(shù)據(jù)、3位控制位、1位奇偶校驗(yàn)位和2位保留位，通過(guò)1、2或3條差分線進(jìn)行傳輸。
• SubLVDS差分電壓電平：提供穩(wěn)定的差分信號(hào)傳輸，增強(qiáng)了抗干擾能力。
• 多種工作模式：具備三種工作模式以節(jié)省功耗，包括QVGA主動(dòng)模式（典型功耗17.4mW）、VGA主動(dòng)模式（典型功耗28.8mW）、關(guān)機(jī)模式（典型電流約0.5μA）和待機(jī)模式（典型電流約0.5μA）。
• 高ESD防護(hù)：ESD評(píng)級(jí) > 3kV（HBM），提高了器件的可靠性。
• 寬像素時(shí)鐘范圍：像素時(shí)鐘范圍為4MHz - 65MHz，適應(yīng)不同的應(yīng)用需求。
• 故障保護(hù)：所有CMOS輸入均具備故障保護(hù)功能，確保系統(tǒng)的穩(wěn)定性。

1.2 典型應(yīng)用

該器件適用于多種應(yīng)用場(chǎng)景，如相機(jī)和嵌入式計(jì)算機(jī)等，為這些設(shè)備的顯示接口提供了高效的數(shù)據(jù)傳輸解決方案。

二、工作原理

2.1 數(shù)據(jù)傳輸過(guò)程

SN65LVDS311通過(guò)并行CMOS輸入接口將24位像素位和3位控制位加載到移位寄存器中。數(shù)據(jù)由像素時(shí)鐘PCLK鎖存到器件中。除了27位數(shù)據(jù)外，器件還會(huì)添加1位奇偶校驗(yàn)位和2位保留位，形成總共30位的串行數(shù)據(jù)。奇偶校驗(yàn)位可用于接收器檢測(cè)單比特錯(cuò)誤，采用奇校驗(yàn)方式。

串行移位寄存器通過(guò)1、2或3條串行輸出以30、15或10倍的像素時(shí)鐘數(shù)據(jù)速率上傳數(shù)據(jù)。像素時(shí)鐘的副本通過(guò)額外的差分輸出輸出。串行數(shù)據(jù)和時(shí)鐘通過(guò)SubLVDS線路進(jìn)行傳輸。

2.2 工作模式

2.2.1 序列化模式

SN65LVDS311有三種序列化模式，由鏈路選擇引腳LS0和LS1控制：

• 1通道模式（1ChM）：當(dāng)LS0和LS1均為低電平時(shí)，器件通過(guò)單個(gè)SubLVDS數(shù)據(jù)對(duì)D0傳輸有效負(fù)載數(shù)據(jù)。PLL鎖定到PCLK并將時(shí)鐘內(nèi)部乘以30倍，內(nèi)部高速時(shí)鐘用于在D0上序列化數(shù)據(jù)。該模式適用于較小的視頻顯示格式，如QVGA到HVGA。
• 2通道模式（2ChM）：當(dāng)LS0為高電平、LS1為低電平時(shí)，器件通過(guò)兩個(gè)SubLVDS數(shù)據(jù)對(duì)D0和D1傳輸有效負(fù)載數(shù)據(jù)。PLL鎖定到PCLK并將其內(nèi)部乘以15倍，內(nèi)部高速時(shí)鐘用于在D0和D1上序列化數(shù)據(jù)。該模式適用于HVGA和VGA顯示。
• 3通道模式（3ChM）：當(dāng)LS0為低電平、LS1為高電平時(shí)，器件通過(guò)三個(gè)SubLVDS數(shù)據(jù)對(duì)D0、D1和D2傳輸有效負(fù)載數(shù)據(jù)。PLL鎖定到PCLK并將其內(nèi)部乘以10倍，內(nèi)部高速時(shí)鐘用于在D0、D1和D2上序列化數(shù)據(jù)。該模式支持具有非常大顯示分辨率的應(yīng)用，如VGA或XGA。

2.2.2 掉電模式

• 關(guān)機(jī)模式：當(dāng)TXEN引腳置為低電平時(shí)，器件進(jìn)入關(guān)機(jī)模式，關(guān)閉所有發(fā)射器電路，包括CMOS輸入、PLL、串行器和SubLVDS發(fā)射器輸出級(jí)，所有輸出呈高阻抗?fàn)顟B(tài)，電流消耗幾乎為零。
• 待機(jī)模式：當(dāng)TXEN為高電平且PCLK輸入頻率低于500kHz時(shí)，器件進(jìn)入待機(jī)模式，除PCLK輸入監(jiān)視器外的所有電路關(guān)閉，所有輸出進(jìn)入高阻抗模式，電流消耗非常低。

2.2.3 主動(dòng)模式

當(dāng)TXEN為高電平且PCLK輸入時(shí)鐘信號(hào)速度高于3MHz時(shí)，器件進(jìn)入主動(dòng)模式。主動(dòng)模式下的電流消耗取決于工作頻率和數(shù)據(jù)有效負(fù)載中的數(shù)據(jù)轉(zhuǎn)換次數(shù)。主動(dòng)模式又可分為獲取模式（PLL接近鎖定）和傳輸模式。

2.3 奇偶校驗(yàn)位生成

SN65LVDS311發(fā)射器會(huì)計(jì)算傳輸數(shù)據(jù)字的奇偶校驗(yàn)位，并相應(yīng)地設(shè)置奇偶校驗(yàn)位。奇偶校驗(yàn)位涵蓋24位像素?cái)?shù)據(jù)加上VS、HS和DE共27位數(shù)據(jù)有效負(fù)載，兩個(gè)保留位不包含在奇偶校驗(yàn)生成中。采用奇校驗(yàn)位信號(hào)，當(dāng)27位數(shù)據(jù)位的和為偶數(shù)個(gè)1時(shí)，發(fā)射器設(shè)置奇偶校驗(yàn)位；否則清除奇偶校驗(yàn)位，以便接收器驗(yàn)證奇偶校驗(yàn)并檢測(cè)單比特錯(cuò)誤。

三、電氣特性

3.1 絕對(duì)最大額定值

該器件的絕對(duì)最大額定值包括電源電壓范圍、輸入或輸出端子的電壓范圍、靜電放電等級(jí)等。例如，電源電壓范圍為 -0.3V至2.175V，人體模型（HBM）靜電放電等級(jí)為 ±3kV等。超過(guò)這些額定值可能會(huì)導(dǎo)致器件永久性損壞。

3.2 耗散額定值

以YFF封裝為例，在低K電路板模型下，25°C時(shí)的功耗為692mW，高于25°C時(shí)的降額因子為7.69mW/°C，85°C時(shí)的功率額定值為148mW。

3.3 熱特性

在特定測(cè)試條件下，如VDDx = 1.8V、TA = 25°C時(shí)，PCLK為4MHz時(shí)的器件功耗典型值為14.4mW，PCLK為65MHz時(shí)的典型值為44.5mW。

3.4 推薦工作條件

包括電源電壓、電源電壓噪聲、像素時(shí)鐘頻率、PCLK輸入占空比、工作溫度等。例如，電源電壓范圍為1.65V至1.95V，不同模式下的像素時(shí)鐘頻率范圍不同，1通道傳輸模式為4MHz - 15MHz，2通道傳輸模式為8MHz - 30MHz，3通道傳輸模式為20MHz - 65MHz。

3.5 器件電氣特性

不同模式下的電流消耗不同，如1通道模式下，PCLK為4MHz時(shí)的典型電流為8.0mA，PCLK為6MHz時(shí)的典型電流為8.9mA等。

3.6 輸出電氣特性

包括SubLVDS輸出的穩(wěn)態(tài)共模輸出電壓、差分輸出電壓幅度等。例如，穩(wěn)態(tài)共模輸出電壓典型值為0.9V，差分輸出電壓幅度典型值為150mV。

3.7 輸入電氣特性

包括高電平輸入電壓、低電平輸入電壓等。高電平輸入電壓范圍為0.7×VDD至VDD，低電平輸入電壓范圍為0至0.3×VDD。

3.8 開(kāi)關(guān)特性

如20% - 80%差分輸出信號(hào)的上升時(shí)間和下降時(shí)間典型值為250ps至500ps，PLL帶寬與PCLK頻率有關(guān)等。

3.9 時(shí)序特性

輸出脈沖位置與PCLK相關(guān)，不同模式下有不同的計(jì)算公式。

四、應(yīng)用信息

4.1 防止控制輸入漏電流增加

CMOS輸入浮空會(huì)導(dǎo)致漏電流從VDD流向GND，因此在供電時(shí)，所有輸入必須連接到有效邏輯電平VIH或VOL，以最小化待機(jī)和掉電模式下的功耗。

4.2 電源設(shè)計(jì)建議

對(duì)于多層PCB，建議在器件下方保留一個(gè)公共GND層，并將所有接地端子直接連接到該平面。

4.3 去耦建議

為了最小化電源噪聲底，應(yīng)在SN65LVDS311電源引腳附近提供良好的去耦。使用四個(gè)陶瓷電容器（2×0.01μF和2×0.1μF）可提供良好的性能，至少應(yīng)在器件附近安裝一個(gè)0.1μF和一個(gè)0.01μF的電容器，并盡量減小去耦電容器與IC電源輸入引腳之間的走線長(zhǎng)度。

4.4 典型應(yīng)用示例

4.4.1 VGA應(yīng)用

SN65LVDS311可直接與集成FlatLink3G接收器的LCD驅(qū)動(dòng)器接口，通過(guò)SPI接口配置顯示。假設(shè)像素時(shí)鐘速率為22MHz，顯示刷新率為60Hz，顏色分辨率為24位。

4.4.2 雙LCD顯示應(yīng)用

可通過(guò)一個(gè)應(yīng)用處理器驅(qū)動(dòng)兩個(gè)視頻模式顯示器，如在像素時(shí)鐘速率為5.5MHz時(shí)，數(shù)據(jù)速率為330Mbps，對(duì)應(yīng)QVGA分辨率，刷新率為60Hz，消隱開(kāi)銷為10%。

4.5 典型應(yīng)用頻率

SN65LVDS311支持4MHz - 65MHz的像素時(shí)鐘頻率，適用于多種顯示分辨率。例如，176x220（QCIF+）分辨率在90Hz刷新率下，像素時(shí)鐘頻率為4.2MHz，1通道模式下的串行數(shù)據(jù)速率為125Mbps。

五、總結(jié)

SN65LVDS311以其豐富的特性、靈活的工作模式和出色的電氣性能，為電子工程師在顯示接口設(shè)計(jì)中提供了一個(gè)可靠的解決方案。無(wú)論是在相機(jī)、嵌入式計(jì)算機(jī)還是其他顯示應(yīng)用中，該器件都能滿足高效數(shù)據(jù)傳輸和低功耗的需求。在實(shí)際設(shè)計(jì)中，工程師們應(yīng)根據(jù)具體的應(yīng)用場(chǎng)景和要求，合理選擇工作模式和參數(shù)，同時(shí)注意電源設(shè)計(jì)和去耦等方面的問(wèn)題，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用SN65LVDS311的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。