RISC-V 指令集因其開源、模塊化設(shè)計(jì)特點(diǎn)，以及在嵌入式設(shè)備、人工智能、車規(guī) MCU、邊緣計(jì)算和數(shù)據(jù)中心等多種應(yīng)用領(lǐng)域的廣泛適用性而日益普及，以前所未有的速度邁向主流商業(yè)化。隨著 Hypervisor 和 Vector 擴(kuò)展的集成，RISC-V 架構(gòu)在高性能計(jì)算領(lǐng)域的適用性進(jìn)一步增強(qiáng)，越來(lái)越多的公司將 RISC-V 架構(gòu)應(yīng)用到高性能計(jì)算領(lǐng)域。

但芯片的成敗，從來(lái)不是“設(shè)計(jì)完成”，而是要“驗(yàn)證跑通，系統(tǒng)跑穩(wěn)”，并推進(jìn)至上市量產(chǎn)。然而，RISC-V 架構(gòu)的驗(yàn)證復(fù)雜度和挑戰(zhàn)遠(yuǎn)超傳統(tǒng)的固定架構(gòu)的處理器。

RISC-V 的架構(gòu)靈活性帶來(lái)了設(shè)計(jì)的復(fù)雜度，不同的架構(gòu)、微架構(gòu)，不同的實(shí)現(xiàn)方式以及各廠商自定義的指令集及功能都顯著的擴(kuò)大了驗(yàn)證范圍，使得驗(yàn)證空間呈指數(shù)級(jí)擴(kuò)張。

多元的處理器 IP（自研、開源、供應(yīng)商+自定義指令）來(lái)源帶來(lái)了兼容性挑戰(zhàn),對(duì)互操作性驗(yàn)證提出了更高要求。

RISC-V 廣泛的應(yīng)用場(chǎng)景（從微處理器到高性能計(jì)算應(yīng)用處理器）也使得驗(yàn)證的統(tǒng)一性很難實(shí)現(xiàn)。高性能 RISC-V CPU 的開發(fā)者需要專用的設(shè)計(jì)驗(yàn)證工具，以生成多樣且復(fù)雜的指令序列，來(lái)測(cè)試其 RISC-V 實(shí)現(xiàn)的健壯性、正確性和性能。

不同開發(fā)團(tuán)隊(duì)對(duì)規(guī)范的理解差異，在 RISC-V 架構(gòu)中的經(jīng)驗(yàn)以及工具的不同選擇也可能產(chǎn)生不同的實(shí)現(xiàn)行為。

因此，針對(duì) RISC-V 架構(gòu)，尤其是高性能 RISC-V CPU 架構(gòu)需要更先進(jìn)的驗(yàn)證方法學(xué)和平臺(tái)，擁有高質(zhì)量的參考模型和全套驗(yàn)證技術(shù)，并涵蓋單核、多核和系統(tǒng)的整個(gè)生命周期，確保全面覆蓋 RISC-V 應(yīng)用中的邊緣情況和極端場(chǎng)景。

新思科技在 RISC-V 驗(yàn)證領(lǐng)域處于領(lǐng)先地位，提供專用解決方案 ImperasDV 和 STING，用于 RISC-V 處理器和系統(tǒng)級(jí)驗(yàn)證。其中，STING 是一款基于軟件的的 RISC-V 系統(tǒng)級(jí)驗(yàn)證測(cè)試生成解決方案，它能夠生成多樣化且復(fù)雜的 RISC-V CPU 隨機(jī)測(cè)試用例，并且能夠完美結(jié)合新思科技的硬件加速平臺(tái)解決用戶在 RISC-V 驗(yàn)證當(dāng)中的諸如緩存一致性、多核同步等驗(yàn)證問題，保證了 RISC-V CPU 的魯棒性、正確性、穩(wěn)定性。

STING 能夠支持多核架構(gòu)，并對(duì)整個(gè)系統(tǒng)不同的 ISA 模塊，地址空間、緩存層級(jí)等屬性參數(shù)進(jìn)行配置。STING 在測(cè)試庫(kù)中提供 1 萬(wàn)多的測(cè)試片段給用戶直接使用，客戶也可以根據(jù)自己的架構(gòu)或者微架構(gòu)驗(yàn)證的實(shí)際需求，增加自己定向的測(cè)試片段，和STING測(cè)試庫(kù)原有的測(cè)試片段聯(lián)合使用?？蛻艨梢酝ㄟ^(guò)隨機(jī)測(cè)試片段和隨機(jī)指令在底層隨機(jī)生成測(cè)試場(chǎng)景，可以在較短的時(shí)間內(nèi)對(duì)復(fù)雜的硬件進(jìn)行驗(yàn)證，從而加速驗(yàn)證過(guò)程。STING 所生成的測(cè)試場(chǎng)景，不僅支持對(duì)指令集的擴(kuò)展進(jìn)行驗(yàn)證，還能模擬多種復(fù)雜的異常場(chǎng)景，極大地提高了驗(yàn)證的覆蓋面和準(zhǔn)確性。另外，STING 可以將驗(yàn)證場(chǎng)景轉(zhuǎn)換為二進(jìn)制文件，非常易于移植，用戶可以在不同平臺(tái)上進(jìn)行驗(yàn)證復(fù)現(xiàn)。

STING 在多核架構(gòu)系統(tǒng)的驗(yàn)證中擁有顯著的優(yōu)勢(shì)：

擁有豐富的多核測(cè)試片段和測(cè)試場(chǎng)景的積累。

支持客戶根據(jù)測(cè)試和驗(yàn)證需求，擴(kuò)展自己的測(cè)試片段和場(chǎng)景。

支持客戶創(chuàng)造出大型的測(cè)試場(chǎng)景（十億+條指令），并通過(guò) multi-pass 檢查機(jī)制對(duì) CPU 和系統(tǒng)進(jìn)行壓力測(cè)試。

完美結(jié)合新思科技 Verdi，VCS，ZeBu 和 HAPS 等硬件加速平臺(tái)，完成從單核系統(tǒng),多核子系統(tǒng)，以及到 SoC 系統(tǒng)的全面驗(yàn)證。

借助新思科技專用的 RISC-V STING 驗(yàn)證工具，開發(fā)者可以確保其 RISC-V 處理器具備可靠性、高效性，并能夠滿足高性能計(jì)算應(yīng)用的苛刻要求,加速 RISC-V SoC 的上市時(shí)間。