在RISC-V 架構(gòu)席卷全球的當(dāng)下，新思科技（Synopsys）通過在整個(gè)硅生命周期開發(fā)工具、驗(yàn)證平臺與定制 IP 方面的深厚積累，成為 RISC-V 生態(tài)中最為關(guān)鍵的“隱形推手”，在整個(gè) RISC-V 的發(fā)展中扮演了關(guān)鍵的角色——生態(tài)筑基者。

RISC-V 的“隱形門檻”：不是 ISA，是生態(tài)

RISC-V 的開源指令集（ISA）降低了架構(gòu)授權(quán)的門檻，卻放大了另一重挑戰(zhàn)：如何快速、低成本、高可靠地完成 SoC 實(shí)現(xiàn)。在第五屆 RISC-V 中國峰會上，新思科技應(yīng)用工程資深副總裁 Yankin 指出如今客戶越來越期待“一年內(nèi)完成 SoC 設(shè)計(jì)并量產(chǎn)交付”。這個(gè)過程面臨著系統(tǒng)性的挑戰(zhàn)，包括：高復(fù)雜度 SoC 設(shè)計(jì)的驗(yàn)證壓力（功耗、延遲、帶寬等維度的并發(fā)權(quán)衡）；跨異構(gòu)模塊（CPU/GPU/DSP/AI 加速器）的集成調(diào)試與資源調(diào)配；基于 RISC-V 的新架構(gòu)探索缺乏成熟的“平臺樣板”。

新思科技的全棧支持：EDA 工具鏈+ IP +驗(yàn)證平臺

EDA 工具鏈：從“能用”到“好用”

Synopsys.ai 全棧 AI 驅(qū)動：從架構(gòu)探索到布局布線，AI 實(shí)時(shí)優(yōu)化 PPA（功耗/性能/面積），將設(shè)計(jì)迭代周期壓縮 30%。

Fusion Compiler：統(tǒng)一數(shù)據(jù)庫支持 RISC-V 異構(gòu)集成，兼容芯粒（Chiplet）先進(jìn)封裝，加速基于 RISC-V 的SoC設(shè)計(jì)開發(fā)，已助力阿里巴巴達(dá)摩院玄鐵 C910 實(shí)現(xiàn)最佳 PPA 指標(biāo)。

RTL Architect：用于 PPA 和擁塞預(yù)測，在設(shè)計(jì)早期提供準(zhǔn)確結(jié)果，顯著縮短 RTL 開發(fā)時(shí)間，通過提高可預(yù)測性和質(zhì)量，實(shí)現(xiàn)更優(yōu)“RTL”。

ARC-V 處理器 IP：三大梯隊(duì)覆蓋全場景

新思科技正嘗試成為未來 RISC-V SoC 設(shè)計(jì)的“平臺提供者”，而不僅僅是 IP 組件供應(yīng)商。

2024 年，新思科技推出 ARC-V 家族，形成從高性能計(jì)算覆蓋從 IoT 到車載、從控制到高性能計(jì)算等全場景需求的完整梯隊(duì)：

RMX 系列（32位嵌入式）：面向 IoT/可穿戴，功耗低于 0.01mW/MHz，面積縮小 20%。

RHX 系列（32位實(shí)時(shí)）：車規(guī)級 ASIL-D 認(rèn)證，用于自動駕駛 MCU，延遲低至 3ns。

RPX 系列（64 位高性能）：支持亂序執(zhí)行與 RVV 矢量擴(kuò)展，面向 AI 加速與數(shù)據(jù)中心，性能對標(biāo) ARM A78。

新思科技正嘗試成為未來 RISC-V SoC 設(shè)計(jì)的“平臺提供者”，而不僅僅是 IP 組件供應(yīng)商。

驗(yàn)證與測試：更早、更快、更智能的發(fā)現(xiàn)錯(cuò)誤

新思科技在 RISC-V 驗(yàn)證領(lǐng)域處于領(lǐng)先地位，為客戶提供一系列的驗(yàn)證解決方案，其中，ImperasDV用于 RISC-V 處理器的指令集建模和驗(yàn)證，STING 用于從內(nèi)核到系統(tǒng)級功能驗(yàn)證。強(qiáng)大的驗(yàn)證解決方案助力客戶加速 RICS-V SoC 的上市時(shí)間，提高產(chǎn)品質(zhì)量。

另外，新思科技先進(jìn)的VCS仿真、Verdi調(diào)試、VC SpyGlass靜態(tài)分析、VC Formal和經(jīng)過硅驗(yàn)證的驗(yàn)證IP，能夠?qū)φ麄€(gè) SoC 進(jìn)行全面驗(yàn)證。

深耕中國：從“技術(shù)響應(yīng)”到“生態(tài)共建”

Yankin 提出：“RISC-V 的爆發(fā)在中國，而中國的場景復(fù)雜度全球第一。”新思科技以強(qiáng)大的創(chuàng)新能力，深度綁定中國市場，發(fā)揮其 RISC-V 應(yīng)用場景豐富、增長迅猛的獨(dú)特優(yōu)勢。

與阿里巴巴達(dá)摩院玄鐵等合作伙伴共建設(shè)計(jì)平臺，提供從RTL到GDSII的腳本化流程，助力初創(chuàng)公司“一鍵生成”芯片。

持續(xù)開展高校計(jì)劃，與多所高校開展RISC-V共建課程，培養(yǎng)RISC-V原生人才。

未來敘事：RISC-V 的“安卓時(shí)刻”

正如新思科技在 2025 年 RISC-V 峰會所言：“我們不是 RISC-V 的革命者，而是把革命變成產(chǎn)業(yè)的筑路者?！?/p>

當(dāng)RISC-V快速走向“定義新計(jì)算”，新思科技的全棧能力正成為決勝的關(guān)鍵——

對初創(chuàng)公司：意味著用 1/3 成本、1/2 時(shí)間做出可量產(chǎn)芯片；

對系統(tǒng)廠商：意味著在一條工具鏈上無縫整合 CPU / AI /車規(guī) IP；

對整個(gè)生態(tài)：意味著 RISC-V 終于擁有了從代碼到硅片的“安卓式”標(biāo)準(zhǔn)化平臺。

RISC-V 的開放性，與新思科技全球領(lǐng)先的工程能力完美結(jié)合，將為開發(fā)者帶來前所未有的創(chuàng)新體驗(yàn)。從IP 核到 EDA 工具鏈，從驗(yàn)證平臺到 AI 驅(qū)動的設(shè)計(jì)優(yōu)化，新思科技正以“全棧式”能力，助力客戶將 RISC-V 的開放性轉(zhuǎn)化為可落地的商業(yè)競爭力。