詳解ADC3548與ADC3549：高性能單通道14位ADC的卓越之選

引言

在電子工程領(lǐng)域，模擬到數(shù)字轉(zhuǎn)換器（ADC）一直是至關(guān)重要的組件，它直接影響著系統(tǒng)對(duì)模擬信號(hào)的處理能力和精度。今天，我們要深入探討的就是德州儀器（TI）推出的兩款高性能單通道14位ADC：ADC3548和ADC3549。這兩款A(yù)DC在采樣率、噪聲性能、功耗等方面都有著出色的表現(xiàn)，適用于多種應(yīng)用場(chǎng)景，如軟件定義無(wú)線電、頻譜分析儀、雷達(dá)等。接下來(lái)，讓我們一起揭開(kāi)它們的神秘面紗。

文件下載：adc3549.pdf

產(chǎn)品概述

ADC3548和ADC3549（統(tǒng)稱ADC354x）是單通道14位的ADC，分別支持250MSPS和500MSPS的采樣率。它們專為高信噪比（SNR）設(shè)計(jì)，能提供低至 -158.5dBFS/Hz的噪聲頻譜密度，具備出色的信號(hào)處理能力。并且采用單核心（非交錯(cuò)）ADC架構(gòu)，在功耗方面表現(xiàn)高效，500MSPS采樣率時(shí)功耗為435mW，250MSPS時(shí)為369mW。同時(shí)，還集成了數(shù)字下變頻器（DDC），支持高達(dá)4個(gè)獨(dú)立的DDC，可實(shí)現(xiàn)復(fù)雜和實(shí)數(shù)抽取，抽取范圍從2x到32768x，還具備48位NCO相位相干跳頻功能。

關(guān)鍵特性剖析

1. 模擬輸入特性

• 輸入緩沖與端接：模擬輸入采用內(nèi)部緩沖設(shè)計(jì)，能有效隔離采樣電容的毛刺噪聲與外部輸入電路。輸入支持可編程的100Ω和200Ω端接，可根據(jù)實(shí)際需求靈活配置。輸入滿量程為2Vpp，輸入共模電壓為1.4V，輸入帶寬（-3dB）達(dá)1.4GHz，能滿足高頻信號(hào)的處理需求。
• Nyquist區(qū)選擇與前端設(shè)計(jì)：ADC具備數(shù)字誤差校正功能，可根據(jù)信號(hào)所在的Nyquist區(qū)進(jìn)行優(yōu)化。為了優(yōu)化SNR和HD3性能，建議在模擬輸入前端添加RCR電路。當(dāng)輸入頻率小于500MHz和大于500MHz時(shí)，RCR電路的參數(shù)有所不同。如果ADC由外部放大器驅(qū)動(dòng)，則可能不需要RCR電路。

2. 采樣時(shí)鐘特性

• 時(shí)鐘輸入設(shè)計(jì)：采樣時(shí)鐘輸入采用差分驅(qū)動(dòng)方式，需要外部交流耦合和端接。ADC內(nèi)部提供共模電壓偏置，內(nèi)部采樣時(shí)鐘路徑經(jīng)過(guò)精心設(shè)計(jì)，可降低殘余相位噪聲的影響。時(shí)鐘電路需要專用的低噪聲電源，以確保最佳的相位噪聲和抖動(dòng)性能。
• 多芯片同步與SYSREF監(jiān)控：該器件提供了多芯片同步選項(xiàng)，可根據(jù)不同的工作模式實(shí)現(xiàn)確定性延遲。在DDC旁路模式下，可通過(guò)SYSREF信號(hào)重置內(nèi)部RAMP測(cè)試模式；在DDC模式下，可使用SYSREF信號(hào)將與抽取濾波器相關(guān)的內(nèi)部模塊重置為確定性狀態(tài)。此外，還具備SYSREF監(jiān)控電路，可檢測(cè)SYSREF邏輯電平的亞穩(wěn)態(tài)，避免設(shè)備間的對(duì)齊錯(cuò)誤。

3. 其他特性

• 時(shí)間戳功能：ADC354x具備時(shí)間戳功能，可在DDC旁路模式下對(duì)模擬輸入的特定樣本進(jìn)行標(biāo)記。時(shí)間戳信號(hào)在輸出數(shù)據(jù)前35個(gè)時(shí)鐘周期指示，可通過(guò)SPI寄存器進(jìn)行配置。
• 過(guò)范圍指示：當(dāng)信號(hào)超出可表示的數(shù)字范圍時(shí)，設(shè)備會(huì)觸發(fā)過(guò)范圍指示。過(guò)范圍輸出可通過(guò)寄存器進(jìn)行配置，可通過(guò)GPIO引腳或替換LSB數(shù)據(jù)來(lái)指示。
• 外部電壓參考：為了獲得更高的精度和更低的溫度漂移，可通過(guò)GPIO1引腳提供外部1.2V電壓參考。建議在GPIO0/1和AGND引腳之間連接10uF和0.1uF的陶瓷旁路電容，以確保參考電壓的穩(wěn)定性。
• 數(shù)字增益：設(shè)備支持可編程數(shù)字增益，可通過(guò)寄存器進(jìn)行配置。增益范圍為 -6dB至6dB，可根據(jù)實(shí)際需求進(jìn)行調(diào)整。

電氣特性分析

1. 功耗特性

ADC354x在不同采樣率下的功耗表現(xiàn)出色。500MSPS采樣率時(shí)功耗為435mW，250MSPS時(shí)為369mW。在全球掉電模式下，功耗可低至30mW，且喚醒時(shí)間僅為3ms，適用于對(duì)功耗敏感的應(yīng)用場(chǎng)景。

2. 直流特性

ADC具備14位無(wú)失碼特性，差分非線性（DNL）和積分非線性（INL）表現(xiàn)良好。在不同采樣率下，偏移誤差和增益誤差都在可接受范圍內(nèi)，且溫度漂移較小。

3. 交流特性

在交流性能方面，ADC354x表現(xiàn)卓越。在不同輸入頻率下，SNR、SINAD、ENOB等指標(biāo)都能滿足高性能應(yīng)用的需求。例如，在 (f_{IN}=70 MHz) 、-1dBFS輸入時(shí)，SNR可達(dá)73.8dBFS，SFDR HD2,3為82dBc，SFDR最差雜散為94dBFS。

數(shù)字下變頻器（DDC）

ADC354x每個(gè)ADC通道最多可提供四個(gè)數(shù)字下變頻器。支持單帶、雙帶和四帶模式，不同模式下的最小和最大抽取因子不同。支持實(shí)數(shù)和復(fù)數(shù)抽取，實(shí)數(shù)抽取的通帶約為40%，復(fù)數(shù)抽取的通帶約為80%。抽取濾波器的響應(yīng)可根據(jù)ADC采樣時(shí)鐘頻率進(jìn)行歸一化，不同抽取因子下的濾波器響應(yīng)有所不同。

數(shù)字接口

1. 接口類型

ADC354x支持三種不同的LVDS接口：SDR LVDS（默認(rèn)）、DDR LVDS和串行LVDS。在抽取旁路模式下，使用并行LVDS接口；在抽取模式下，使用串行LVDS接口，可減少輸出通道數(shù)。

2. 輸出數(shù)據(jù)格式與分辨率

輸出數(shù)據(jù)格式可配置為二進(jìn)制補(bǔ)碼（默認(rèn)）或偏移二進(jìn)制格式。支持16位和32位輸出分辨率，建議在高抽取因子時(shí)使用32位輸出分辨率，以避免因量化噪聲導(dǎo)致的SNR下降。

3. 輸出擾碼器

ADC具備可選的輸出擾碼器，可對(duì)輸出數(shù)據(jù)進(jìn)行擾碼處理。內(nèi)部PRBS發(fā)生器生成PRBS模式，每個(gè)數(shù)據(jù)位與PRBS位流進(jìn)行異或運(yùn)算，接收端可通過(guò)異或運(yùn)算恢復(fù)原始數(shù)據(jù)。

應(yīng)用與實(shí)現(xiàn)

1. 典型應(yīng)用 - 寬帶頻譜分析儀

ADC354x可用于寬帶頻譜分析儀，在接收信號(hào)路徑中，需要使用合適的帶限濾波器來(lái)抑制不需要的頻率。使用1:2或1:1的巴倫變壓器將單端RF輸入轉(zhuǎn)換為差分輸入，并進(jìn)行交流耦合。時(shí)鐘輸入需要交流耦合，時(shí)鐘源應(yīng)具備低抖動(dòng)特性，以確保ADC的SNR性能。

2. 設(shè)計(jì)要求與步驟

• 輸入信號(hào)路徑：選擇合適的巴倫變壓器，并根據(jù)阻抗比和頻率范圍進(jìn)行選擇。在巴倫輸出端使用100pF電容進(jìn)行交流耦合，背靠背巴倫配置可提高SFDR性能。
• 時(shí)鐘設(shè)計(jì)：時(shí)鐘輸入需要交流耦合，時(shí)鐘源應(yīng)具備低抖動(dòng)特性。在多通道系統(tǒng)中，可使用LMK04828或LMK04832設(shè)備生成SYSREF信號(hào)。
• 初始化設(shè)置：上電后，需要通過(guò)硬件復(fù)位將內(nèi)部寄存器初始化為默認(rèn)值。按照特定的順序施加電源、外部電壓參考、采樣時(shí)鐘等，讀取“CFG RDY寄存器”檢查內(nèi)部加載是否完成，如有需要，可使用SPI對(duì)內(nèi)部寄存器進(jìn)行編程。

總結(jié)

ADC3548和ADC3549憑借其高性能、低功耗、靈活的數(shù)字下變頻器和豐富的接口功能，成為了眾多應(yīng)用場(chǎng)景的理想選擇。無(wú)論是在軟件定義無(wú)線電、頻譜分析儀還是雷達(dá)等領(lǐng)域，都能為工程師提供可靠的解決方案。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體的應(yīng)用需求，合理配置ADC的各項(xiàng)參數(shù)，優(yōu)化輸入信號(hào)路徑和時(shí)鐘設(shè)計(jì)，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，要注意遵循相關(guān)的設(shè)計(jì)指南和注意事項(xiàng)，確保設(shè)備的正常運(yùn)行和穩(wěn)定性。希望本文能為電子工程師在設(shè)計(jì)過(guò)程中提供有價(jià)值的參考。

你在使用這兩款A(yù)DC的過(guò)程中，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。