探索CDCDB803：PCIe時鐘緩沖的理想之選

在電子設(shè)計領(lǐng)域，時鐘緩沖器對于確保信號的穩(wěn)定傳輸至關(guān)重要。今天，我們來深入了解德州儀器（Texas Instruments）的CDCDB803，一款專為PCIe Gen 1至Gen 6設(shè)計的8輸出時鐘緩沖器。

文件下載：cdcdb803.pdf

一、CDCDB803 核心特性

1.1 輸出能力與控制

CDCDB803擁有8個LP - HCSL輸出，并且每個輸出的差分輸出端接電阻可通過編程設(shè)置為85Ω（默認）或100Ω。這為不同的應(yīng)用場景提供了靈活性，可適配不同阻抗要求的電路板。同時，它具備8個硬件輸出使能（OE#）控制引腳，能獨立控制每個輸出通道的開啟和關(guān)閉，方便系統(tǒng)進行個性化配置。

1.2 低抖動性能

在當今對信號質(zhì)量要求極高的應(yīng)用中，低抖動是關(guān)鍵指標。CDCDB803在不同濾波器下展現(xiàn)出出色的低抖動性能：經(jīng)過PCIE Gen 6濾波器后，附加相位抖動最大僅20 fs RMS；經(jīng)過PCIE Gen 5濾波器后，最大為25 fs RMS；經(jīng)過DB2000Q濾波器后，最大為38 fs RMS。如此低的抖動確保了信號的精準傳輸，有效減少信號失真。

1.3 架構(gòu)支持與兼容性

它支持Common Clock（CC）和Individual Reference（IR）架構(gòu)，能夠適應(yīng)多種不同的時鐘分配架構(gòu)。并且與擴頻技術(shù)兼容，適用于對電磁兼容性有要求的應(yīng)用場景。此外，輸出間的偏斜（skew）小于50 ps，輸入到輸出的延遲小于3 ns，保證了信號的同步性和及時性。

1.4 其他特性

CDCDB803具備故障安全輸入功能，在電源未施加時驅(qū)動設(shè)備輸入也不會損壞器件。其輸出擺率控制可通過編程進行調(diào)整，以補償因電路板設(shè)計導(dǎo)致的輸出走線長度增加的影響。它還擁有9個可選的SMBus地址，方便在多設(shè)備系統(tǒng)中進行通信和控制。采用3.3 - V核心和IO電源電壓，硬件控制的低功耗模式（PD#）使能時，最大電流消耗僅72 mA，功耗較低。封裝為6 - mm × 6 - mm、48引腳的VQFN封裝，體積小巧，適合對空間有要求的應(yīng)用。

二、應(yīng)用場景廣泛

2.1 服務(wù)器領(lǐng)域

在微服務(wù)器和塔式服務(wù)器、機架服務(wù)器中，CDCDB803可用于分配PCIe參考時鐘，確保各個組件之間的時鐘信號同步，提高服務(wù)器的整體性能和穩(wěn)定性。

2.2 存儲與網(wǎng)絡(luò)

在存儲區(qū)域網(wǎng)絡(luò)（SAN）和主機總線適配器卡（HBA）、網(wǎng)絡(luò)附屬存儲（NAS）中，它能為數(shù)據(jù)傳輸提供穩(wěn)定的時鐘信號，保證數(shù)據(jù)的準確讀寫和高效傳輸。

2.3 硬件加速

對于硬件加速器，CDCDB803可以滿足其對高精度時鐘信號的需求，提升加速器的運算速度和處理能力。

三、規(guī)格參數(shù)詳解

3.1 電氣特性

在電源電壓方面，VDD和VDD_R在3.3 V ± 5 % 范圍內(nèi)，工作溫度范圍為 -40°C 至 105°C。輸入電流方面，核心電源電流在不同模式下有相應(yīng)的取值，輸出開啟時和輸出禁用時的IO電源電流也有明確的參數(shù)。輸入頻率范圍為50 MHz至250 MHz，能適應(yīng)多種時鐘頻率應(yīng)用。輸出電壓方面，輸出高電壓、輸出低電壓等參數(shù)在不同負載條件下有嚴格的規(guī)格要求，確保輸出信號的質(zhì)量。

3.2 時序要求

SMBus接口的各項時序參數(shù)對于設(shè)備之間的通信至關(guān)重要。例如，SMBus的工作頻率范圍為10 kHz至400 kHz，總線空閑時間、起始條件保持時間、設(shè)置時間等都有明確規(guī)定，以保證通信的穩(wěn)定性和可靠性。

3.3 熱特性

了解設(shè)備的熱特性對于確保其在正常工作溫度范圍內(nèi)至關(guān)重要。CDCDB803的結(jié)溫最高可達125°C，存儲溫度范圍為 -65°C 至 150°C。其熱阻參數(shù)，如結(jié)到環(huán)境熱阻（RθJA）為32.2°C/W，結(jié)到外殼頂部熱阻（RθJC(top)）為22.3°C/W等，為散熱設(shè)計提供了重要依據(jù)。

四、設(shè)計與應(yīng)用要點

4.1 電源設(shè)計

高性能時鐘緩沖器對電源噪聲非常敏感，電源噪聲會顯著增加緩沖器的附加抖動。因此，在電源設(shè)計中，需要使用濾波電容消除低頻噪聲，旁路電容為高頻噪聲提供低阻抗路徑。建議在板級電源和芯片電源之間插入鐵氧體磁珠，隔離高頻開關(guān)噪聲，但要選擇直流電阻低的磁珠，以保證芯片電源的穩(wěn)定。

4.2 布局設(shè)計

在PCB布局方面，要確保良好的熱性能和電源連接。對于連接CKx引腳的傳輸線，要根據(jù)輸出阻抗設(shè)置相應(yīng)的差分阻抗和單端阻抗，如默認85Ω輸出阻抗時，傳輸線應(yīng)為85Ω差分阻抗和42.5Ω單端阻抗；啟用100Ω輸出阻抗時，傳輸線應(yīng)為100Ω差分阻抗和50Ω單端阻抗。同時，要盡量消除或減少傳輸線上的短截線，以避免反射和輻射發(fā)射增加。

4.3 編程與控制

CDCDB803可通過SMBus對其8個輸出驅(qū)動器的狀態(tài)進行編程。用戶可以選擇使用SMBus編程寄存器（軟件）或硬件OE#引腳來控制輸出。在使用軟件控制時，硬件OE#引腳可浮空；使用硬件控制時，需將OE#引腳連接到GPIO控制器，并根據(jù)引腳配置和功能設(shè)置輸出狀態(tài)。SMBus地址可從9個可選地址中選擇，通過對SADR0和SADR1引腳的配置來確定。

五、總結(jié)

CDCDB803憑借其出色的性能、廣泛的應(yīng)用場景和易于設(shè)計的特性，成為PCIe時鐘緩沖應(yīng)用中的優(yōu)秀選擇。在實際設(shè)計中，電子工程師需要充分考慮其各項特性和規(guī)格參數(shù)，合理進行電源設(shè)計、布局設(shè)計以及編程控制，以充分發(fā)揮其優(yōu)勢，滿足不同應(yīng)用的需求。大家在使用CDCDB803的過程中，有沒有遇到過一些獨特的挑戰(zhàn)或者經(jīng)驗?zāi)?？歡迎在評論區(qū)分享。