德州儀器CDCDB400：PCIe時鐘緩沖器的理想之選

在電子設(shè)計領(lǐng)域，時鐘緩沖器對于確保系統(tǒng)時鐘信號的穩(wěn)定傳輸至關(guān)重要。今天，我們就來深入探討一下德州儀器（Texas Instruments）的CDCDB400時鐘緩沖器，它專為PCIe Gen 1至Gen 7接口設(shè)計，具備諸多出色特性，能滿足多種應(yīng)用場景的需求。

文件下載：cdcdb400.pdf

一、產(chǎn)品概述

CDCDB400是一款符合DB800ZL標準的4輸出LP - HCSL時鐘緩沖器，可用于分配PCIe Gen 1 - 7、QuickPath Interconnect（QPI）、UPI、SAS和SATA接口的參考時鐘，支持Common Clock（CC）和Individual Reference（IR）架構(gòu)，并且與擴頻兼容。它采用5mm × 5mm、32引腳的VQFN封裝，集成度高，適合多種應(yīng)用場景。

二、產(chǎn)品特性亮點

1. 低抖動性能

CDCDB400在不同濾波器下展現(xiàn)出極低的附加相位抖動。例如，經(jīng)過PCIE Gen 7濾波器后，附加相位抖動RMS最大值僅為11.3fs；經(jīng)過PCIE Gen 6濾波器后為16.1fs；經(jīng)過PCIE Gen 5濾波器后為25fs；經(jīng)過DB2000Q濾波器后為38fs。這種低抖動特性對于對時鐘信號質(zhì)量要求極高的PCIe系統(tǒng)來說至關(guān)重要，能夠有效減少信號干擾和誤碼率。

2. 靈活的輸出配置

• 輸出端接阻抗可編程：支持85Ω（默認）或100Ω的差分輸出端接，可根據(jù)不同的應(yīng)用場景和電路板特性進行靈活調(diào)整，提高信號傳輸?shù)钠ヅ涠取?/li>
• 輸出使能控制：配備4個硬件輸出使能（OE#）控制引腳，結(jié)合SMBus接口，可對四個輸出通道進行單獨配置和控制，方便實現(xiàn)不同的時鐘分配策略。

3. 快速響應(yīng)與低延遲

輸出到輸出的偏斜（skew）小于50ps，輸入到輸出的延遲（delay）小于3ns，確保時鐘信號能夠快速、準確地傳輸?shù)礁鱾€目標設(shè)備，減少系統(tǒng)的時序誤差。

4. 其他特性

• 故障安全輸入：支持故障安全輸入操作，允許在施加(V_{DD})之前驅(qū)動設(shè)備輸入而不會損壞設(shè)備，提高了系統(tǒng)的可靠性。
• 可編程輸出擺率控制：通過SMBus控制寄存器CAPTRIM，可在一定范圍內(nèi)改變4個輸出（CK0 - CK3）的擺率，以補償因電路板設(shè)計導(dǎo)致的輸出走線長度增加問題。
• 可選SMBus地址：提供3個可選的SMBus地址，方便在多設(shè)備系統(tǒng)中進行地址分配，避免地址沖突。

三、引腳配置與功能

CDCDB400的32引腳VQFN封裝具有明確的引腳功能定義：

1. 輸入時鐘引腳

CLKIN_P和CLKIN_N為LP - HCSL差分時鐘輸入，通常直接連接到時鐘源的差分輸出，輸入頻率范圍為50 - 250MHz，輸入電壓擺幅為200 - 2300mV Diff - peak。

2. 輸出時鐘引腳

CK0_P - CK3_P和CK0_N - CK3_N為4個通道的LP - HCSL差分時鐘輸出，通常直接連接到PCIe差分時鐘輸入。如果某個通道未使用，相應(yīng)引腳可懸空。

3. 管理與控制引腳

• CKPWRGD_PD#：為時鐘電源正常和電源關(guān)斷多功能輸入引腳，內(nèi)部有180kΩ下拉電阻。用于控制設(shè)備的電源狀態(tài)，低電平為電源關(guān)斷模式，所有輸出通道呈三態(tài)；高電平為正常工作模式。
• OE0# - OE3#：分別控制4個輸出通道的使能狀態(tài)，低電平有效，內(nèi)部有180kΩ下拉電阻。

4. SMBus接口引腳

• SADR0：SMBus地址選擇引腳，可設(shè)置為高、中、低三個電平，用于配置SMBus地址。
• SMBDAT和SMBCLK：分別為SMBus接口的數(shù)據(jù)和時鐘引腳，通常使用外部上拉電阻上拉到3.3V VDD。

5. 電源與接地引腳

• VDDR：輸入時鐘接收器的電源輸入，需連接到3.3V電源軌，并使用去耦電容連接到GND。
• VDD：輸出通道和核心電壓的3.3V電源。
• GND：接地引腳，需將接地焊盤連接到系統(tǒng)地。

四、電氣特性

1. 電流消耗

在不同工作模式下，CDCDB400的電流消耗表現(xiàn)出色。例如，在核心電源電流方面，工作模式下CKPWRGD_PD# = 1時為8.5 - 2mA；電源關(guān)斷模式下CKPWRGD_PD# = 0時電流極低。在IO電源電流方面，所有輸出禁用時為18mA，所有輸出激活且頻率為100MHz時，每個輸出為8.5mA，電源關(guān)斷模式下為1.5mA。

2. 時鐘輸入與輸出特性

輸入和輸出頻率范圍均為50 - 250MHz，輸入和輸出電容分別為2.2pF和4pF左右。輸出高電壓和低電壓在規(guī)定范圍內(nèi)，能夠滿足不同設(shè)備的輸入要求。

3. 時序特性

• 電源正常斷言到穩(wěn)定時鐘輸出時間（tSTABLE）為1.8ms（CKPWRGD_PD#從0到1，fIN = 100MHz）。
• 輸出使能斷言到穩(wěn)定時鐘輸出時間（tOE）為10個CLKIN周期（OEx#從1到0）。
• 電源關(guān)斷斷言到無時鐘輸出時間（tPD）為3個CLKIN周期（CKPWRGD_PD#從1到0）。

五、應(yīng)用場景

CDCDB400適用于多種領(lǐng)域的應(yīng)用：

1. 服務(wù)器領(lǐng)域

包括微服務(wù)器、塔式服務(wù)器和機架服務(wù)器等，可將PCIe參考時鐘從處理器芯片組的PCH分配到多個端點，確保服務(wù)器系統(tǒng)的穩(wěn)定運行。

2. 存儲領(lǐng)域

如存儲區(qū)域網(wǎng)絡(luò)、網(wǎng)絡(luò)附加存儲和主機總線適配卡等，為存儲設(shè)備提供穩(wěn)定的時鐘信號，提高數(shù)據(jù)傳輸?shù)臏蚀_性和可靠性。

3. 通信領(lǐng)域

可用于通信交換機、計算機模塊等設(shè)備，滿足通信系統(tǒng)對時鐘信號的高精度要求。

4. 其他領(lǐng)域

還可應(yīng)用于硬件加速器、CT和PET掃描儀、堅固型筆記本電腦等設(shè)備中。

六、設(shè)計與應(yīng)用建議

1. 輸出使能控制方法

可選擇使用SMBus編程寄存器（軟件）或硬件OE#引腳來控制輸出。使用軟件控制時，硬件OE#引腳可懸空；使用硬件控制時，將OE#引腳連接到GPIO控制器，并設(shè)置相應(yīng)的高低電平。

2. SMBus地址選擇

從表7 - 1中選擇合適的SMBus地址，并在SADR0引腳放置適當(dāng)?shù)纳侠蛳吕娮?，確保地址不沖突。

3. 電源供應(yīng)

高性能時鐘緩沖器對電源噪聲敏感，應(yīng)使用濾波電容消除低頻噪聲，旁路電容提供高頻噪聲低阻抗路徑。建議在板級電源和芯片電源之間插入鐵氧體磁珠，隔離時鐘緩沖器產(chǎn)生的高頻開關(guān)噪聲。

4. 布局設(shè)計

• 所有連接到CKx引腳的傳輸線應(yīng)根據(jù)輸出阻抗設(shè)置為85Ω差分阻抗（42.5Ω單端阻抗）或100Ω差分阻抗（50Ω單端阻抗），并盡量減少傳輸線上的短截線。
• 參考PCB布局示例，確保良好的熱性能和低電感接地連接。

七、支持與資源

1. 設(shè)備支持

可使用TICS Pro離線軟件工具進行EVM編程和寄存器映射生成，以配置設(shè)備用于特定應(yīng)用。工具下載地址：https://www.ti.com/tool/TICSPRO - SW。

2. 文檔支持

可參考相關(guān)文檔，如Texas Instruments的CDCDB800/803超低附加抖動、8輸出PCIe Gen1到Gen5時鐘緩沖器文檔。

3. 通知更新

在ti.com上的設(shè)備產(chǎn)品文件夾中注冊通知，可接收文檔更新的每周摘要。

4. 技術(shù)支持

TI E2E?支持論壇是獲取快速、驗證答案和設(shè)計幫助的好地方，可搜索現(xiàn)有答案或提出自己的問題。

總之，德州儀器的CDCDB400時鐘緩沖器憑借其低抖動、靈活配置、快速響應(yīng)等出色特性，為PCIe系統(tǒng)的時鐘分配提供了可靠的解決方案。在實際設(shè)計中，我們需要根據(jù)具體應(yīng)用場景，合理選擇輸出控制方式、SMBus地址，優(yōu)化電源供應(yīng)和布局設(shè)計，以充分發(fā)揮其性能優(yōu)勢。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)交流分享。