剖析TRF3761系列整數(shù) - N PLL頻率合成器:優(yōu)勢(shì)、應(yīng)用與設(shè)計(jì)要點(diǎn)
引言
在電子工程領(lǐng)域,頻率合成器是無(wú)線通信、雷達(dá)、測(cè)試測(cè)量等眾多系統(tǒng)中的關(guān)鍵組件,其性能直接影響到整個(gè)系統(tǒng)的穩(wěn)定性和可靠性。德州儀器(TI)的TRF3761系列整數(shù) - N PLL頻率合成器憑借其高性能、高度集成的特性,在無(wú)線基礎(chǔ)設(shè)施等應(yīng)用中得到廣泛關(guān)注。本文將詳細(xì)介紹TRF3761系列的特點(diǎn)、應(yīng)用場(chǎng)景、工作原理以及設(shè)計(jì)要點(diǎn),希望能為電子工程師們?cè)趯?shí)際設(shè)計(jì)中提供一些有用的參考。
文件下載:trf3761-a.pdf
性能特點(diǎn):卓越表現(xiàn)奠定應(yīng)用基礎(chǔ)
完全集成的低噪聲VCO
TRF3761系列集成了高性能的LC tank壓控振蕩器(VCO),針對(duì)不同型號(hào)優(yōu)化了電感和電容,以實(shí)現(xiàn)最佳的相位噪聲性能。例如在600kHz偏移、1.9GHz的VCO頻率下,相位噪聲低至 - 137dBc/Hz,在10MHz偏移時(shí),噪聲基底為 - 158dBc/Hz。VCO輸出通過(guò)一系列超低噪聲緩沖器進(jìn)行外部饋送和預(yù)分頻,大大減少了負(fù)載牽引對(duì)VCO的影響。
整數(shù) - N PLL架構(gòu)
采用整數(shù) - N PLL架構(gòu),輸入?yún)⒖碱l率范圍為10MHz至104MHz。這種架構(gòu)具有簡(jiǎn)單、穩(wěn)定的特點(diǎn),能夠提供高精度的頻率合成。并且,PFD(鑒相器)階段具有可調(diào)節(jié)的抗反沖脈沖,用戶可以通過(guò)串行編程接口控制其寬度,有效減少了雜散信號(hào)的產(chǎn)生。
靈活的頻率輸出
集成了1、2、4分頻選項(xiàng),可以靈活擴(kuò)展輸出頻率范圍。例如,當(dāng)VCO工作在1499 - 1608MHz頻段時(shí),通過(guò)設(shè)置不同的分頻模式,可在749.5 - 804MHz(2分頻)或374.75 - 402MHz(4分頻)頻段輸出。同時(shí),VCO信號(hào)通過(guò)最終的開(kāi)集電極差分輸出緩沖器進(jìn)行外部饋送,能夠?yàn)?00Ω差分電阻負(fù)載提供高達(dá)3dBm(典型值)的功率,開(kāi)放的集電極結(jié)構(gòu)便于根據(jù)不同需求選擇負(fù)載配置。
豐富的控制和節(jié)能特性
支持硬件和軟件兩種方式的掉電功能,通過(guò)SPI接口或CHIP_EN引腳可以方便地關(guān)閉芯片以節(jié)省功耗。此外,PD_OUTBUF引腳在軟件啟用時(shí),可在VCO鎖定并運(yùn)行時(shí)將輸出功率降低 - 40dB,有助于提高收發(fā)之間的隔離度。還具備可編程的電荷泵電流功能,可根據(jù)具體應(yīng)用需求進(jìn)行調(diào)整。
應(yīng)用場(chǎng)景:廣泛覆蓋多種無(wú)線系統(tǒng)
無(wú)線基礎(chǔ)設(shè)施
在WCDMA、CDMA、GSM等無(wú)線通信標(biāo)準(zhǔn)中,TRF3761系列可用于寬帶收發(fā)器、無(wú)線本地環(huán)路和RFID收發(fā)器等設(shè)備,為其提供穩(wěn)定、低噪聲的頻率信號(hào),確保通信的準(zhǔn)確性和可靠性。在時(shí)鐘生成和IF LO生成方面也有出色表現(xiàn),能夠滿足不同系統(tǒng)對(duì)于時(shí)鐘信號(hào)的需求。
高性能RF發(fā)射信號(hào)鏈
在如TSW3000和TSW3003等演示套件中,TRF3761可作為理想的合成器,與DAC5687、TRF3703等器件配合,實(shí)現(xiàn)完整的高性能RF發(fā)射信號(hào)鏈。其高集成度和低噪聲特性有助于提高整個(gè)發(fā)射系統(tǒng)的性能。
工作原理:多模塊協(xié)同實(shí)現(xiàn)頻率合成
VCO部分
內(nèi)部集成的VCO以LC tank為基礎(chǔ),通過(guò)外部輸入的調(diào)諧電壓(VCTRL_IN)來(lái)控制輸出頻率。優(yōu)化的電感和電容組合確保了低相位噪聲和穩(wěn)定的頻率輸出。
分頻模塊
包括預(yù)分頻器、A和B計(jì)數(shù)器以及參考分頻器(RDiv)。預(yù)分頻器采用雙模數(shù)設(shè)計(jì),用戶可選擇8/9、16/17、32/33、64/65等設(shè)置,將VCO輸出頻率降低到內(nèi)部計(jì)數(shù)器可處理的范圍。A和B計(jì)數(shù)器結(jié)合預(yù)分頻器構(gòu)成N分頻器,根據(jù)公式 (N = A{COUNTER}+ Prescalar{num}×B{COUNTER}) 對(duì)信號(hào)進(jìn)行分頻。RDiv則將輸入?yún)⒖碱l率分頻后提供給PFD作為參考時(shí)鐘,公式為 (R{DIV}=frac{F_{REFIN}}{F{PFD}}) 。
PFD和電荷泵階段
PFD對(duì)RDiv和N計(jì)數(shù)器的輸出進(jìn)行頻率和相位比較,輸出誤差信號(hào)驅(qū)動(dòng)電荷泵。電荷泵輸出的電流脈沖經(jīng)過(guò)外部環(huán)路濾波器積分和低通濾波后,產(chǎn)生控制VCO的調(diào)諧電壓,使VCO頻率鎖定在期望頻率上。
設(shè)計(jì)要點(diǎn):細(xì)節(jié)決定成敗
電源供應(yīng)
使用4.5 - 5.25V的低噪聲電源供電,每個(gè)電源引腳應(yīng)通過(guò)鐵氧體或其他濾波組件與主電源總線隔離,以減少電源噪聲對(duì)芯片性能的影響。
環(huán)路濾波器設(shè)計(jì)
環(huán)路濾波器的設(shè)計(jì)對(duì)系統(tǒng)的穩(wěn)定性、鎖定時(shí)間、帶寬和參考雜散抑制等性能有重要影響。常見(jiàn)的設(shè)計(jì)方法是使用三階無(wú)源濾波器。設(shè)計(jì)時(shí)需要考慮多個(gè)參數(shù),如VCO增益 (K{vco})(TRF3761內(nèi)部VCO為23MHz/V)、電荷泵電流 (I{C p})(典型值為5.6mA)、環(huán)路濾波器帶寬 (F{c})(一般不超過(guò)1/10 (F{com}) )、相位裕度φ(建議設(shè)置為45度)等。通過(guò)一系列公式計(jì)算濾波器的組件值,并且可以根據(jù)實(shí)際需求進(jìn)行適當(dāng)調(diào)整和優(yōu)化。
布局設(shè)計(jì)
采用多層PCB板,至少有一個(gè)專用接地層和一個(gè)專用電源層(必要時(shí)可分割)??刂扑蠷F走線(VCO輸出和反饋到PLL的線路)的阻抗為50Ω,小容量(10pF和0.1μF)的去耦電容應(yīng)盡可能靠近芯片引腳放置。模擬地(GND)和數(shù)字地(DGND)連接到同一接地層,因?yàn)閿?shù)字線僅在啟動(dòng)和頻率更改時(shí)使用。特別注意電荷泵輸出到VCO輸入部分的布局,盡量減少寄生效應(yīng),同時(shí)要徹底清洗PCB板上的助焊劑殘留并去除水分。為減少EMI影響,可考慮對(duì)芯片進(jìn)行屏蔽。
編程與配置:三個(gè)寄存器實(shí)現(xiàn)靈活控制
TRF3761通過(guò)3線串行編程接口(SPI)進(jìn)行控制,涉及三個(gè)主要寄存器:
寄存器1:設(shè)備設(shè)置
用于設(shè)置設(shè)備的各種參數(shù),如電荷泵電流、輸出模式、RDiv值、PFD極性、抗反沖脈沖寬度等。設(shè)置時(shí)需要根據(jù)具體的應(yīng)用需求和外部參考振蕩器的頻率進(jìn)行合理配置。
寄存器2:VCO校準(zhǔn)
用于指定輸入?yún)⒖碱l率和VCO輸出頻率,并啟動(dòng)VCO校準(zhǔn)程序。校準(zhǔn)過(guò)程需要5ms,期間無(wú)法對(duì)寄存器2和3進(jìn)行編程,校準(zhǔn)完成后相關(guān)標(biāo)志位會(huì)自動(dòng)復(fù)位。
寄存器3:A和B計(jì)數(shù)器
設(shè)置A和B計(jì)數(shù)器的值、預(yù)分頻器模式以及啟動(dòng)鎖定操作。A和B計(jì)數(shù)器的值根據(jù)期望的輸出頻率和參考頻率計(jì)算得出,預(yù)分頻器模式根據(jù)VCO輸出頻率選擇合適的設(shè)置。
總結(jié)
TRF3761系列整數(shù) - N PLL頻率合成器以其高性能、高度集成和靈活可配置的特點(diǎn),為電子工程師在無(wú)線通信、RF發(fā)射等領(lǐng)域的設(shè)計(jì)提供了強(qiáng)大的工具。在實(shí)際應(yīng)用中,需要深入理解其工作原理和性能特點(diǎn),仔細(xì)考慮電源、環(huán)路濾波器和布局等設(shè)計(jì)要點(diǎn),合理進(jìn)行編程和配置,才能充分發(fā)揮其優(yōu)勢(shì),實(shí)現(xiàn)滿足系統(tǒng)需求的高質(zhì)量設(shè)計(jì)。你在使用TRF3761或者其他類似頻率合成器時(shí)遇到過(guò)哪些有趣的問(wèn)題或挑戰(zhàn)呢?歡迎在評(píng)論區(qū)分享交流。
-
頻率合成器
+關(guān)注
關(guān)注
5文章
329瀏覽量
33711
發(fā)布評(píng)論請(qǐng)先 登錄
如何利用FPGA設(shè)計(jì)PLL頻率合成器?
ADF4151:小數(shù)N/整數(shù)N PLL合成器數(shù)據(jù)表
ADF4150:小數(shù)N/整數(shù)N PLL合成器數(shù)據(jù)表
ADF4150HV:高壓小數(shù)N/整數(shù)N PLL合成器數(shù)據(jù)表
?TRF3761系列整數(shù)N鎖相環(huán)(PLL)與集成VCO芯片技術(shù)文檔總結(jié)
?TRF3761系列整數(shù)分頻鎖相環(huán)(PLL)集成壓控振蕩器(VCO)技術(shù)手冊(cè)總結(jié)
?TRF3761系列整數(shù)分頻鎖相環(huán)(PLL)集成壓控振蕩器(VCO)技術(shù)文檔摘要
TRF3761-F 低噪聲整數(shù)N PLL頻率合成器技術(shù)手冊(cè)
?TRF3761系列整數(shù)分頻鎖相環(huán)(PLL)集成壓控振蕩器(VCO)技術(shù)文檔總結(jié)
剖析TRF3761系列整數(shù) - N PLL頻率合成器:優(yōu)勢(shì)、應(yīng)用與設(shè)計(jì)要點(diǎn)
評(píng)論