深入解析CDCE937/CDCEL937：靈活低功耗LVCMOS時(shí)鐘發(fā)生器

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運(yùn)行的關(guān)鍵組件之一。今天，我們將深入探討德州儀器（TI）的CDCE937和CDCEL937這兩款靈活低功耗LVCMOS時(shí)鐘發(fā)生器，它們在降低電磁干擾（EMI）方面表現(xiàn)出色，適用于多種應(yīng)用場景。

文件下載：cdcel937.pdf

產(chǎn)品概述

CDCE937和CDCEL937屬于可編程時(shí)鐘發(fā)生器家族，具有模塊化鎖相環(huán)（PLL）架構(gòu)，能以低成本實(shí)現(xiàn)高性能的時(shí)鐘合成、乘法和除法功能。它們可從單個(gè)輸入頻率生成多達(dá)7個(gè)輸出時(shí)鐘，每個(gè)輸出都能在系統(tǒng)內(nèi)編程，實(shí)現(xiàn)最高230MHz的任意時(shí)鐘頻率。這兩款器件的輸出電源引腳分開，CDCE937支持2.5V - 3.3V輸出電源，而CDCEL937則為1.8V。

產(chǎn)品特性

豐富的功能配置

• 多PLL架構(gòu)：CDCE937擁有3個(gè)PLL，可提供7個(gè)輸出，而CDCEL937同樣具備出色的時(shí)鐘生成能力。相比家族中的其他成員，如CDCEx913（1PLL，3輸出）、CDCEx925（2PLL，5輸出）和CDCEx949（4PLL，9輸出），CDCE937/CDCEL937在功能和輸出數(shù)量上達(dá)到了較好的平衡。
• 靈活的輸入時(shí)鐘：支持多種輸入時(shí)鐘源，包括8MHz - 32MHz的外部晶體、片上壓控晶體振蕩器（VCXO），其拉范圍為±150ppm，以及最高160MHz的單端LVCMOS輸入。
• 可自由選擇的輸出頻率：輸出頻率最高可達(dá)230MHz，滿足不同應(yīng)用的需求。

低噪聲與高穩(wěn)定性

• 低噪聲PLL核心：PLL環(huán)路濾波器組件集成在芯片內(nèi)部，有效降低了周期抖動，典型值僅為60ps，確保了時(shí)鐘信號的穩(wěn)定性。
• 獨(dú)立的輸出電源引腳：CDCE937支持3.3V和2.5V輸出電源，CDCEL937支持1.8V輸出電源，為不同的應(yīng)用場景提供了靈活的電源選擇。

可編程性與易用性

• 系統(tǒng)內(nèi)可編程和EEPROM：具備串行可編程易失性寄存器和非易失性EEPROM，可存儲用戶設(shè)置，方便進(jìn)行系統(tǒng)內(nèi)編程和定制。
• 靈活的時(shí)鐘驅(qū)動：通過三個(gè)用戶可定義的控制輸入（S0/S1/S2），可實(shí)現(xiàn)擴(kuò)頻時(shí)鐘選擇、頻率切換、輸出使能或電源關(guān)斷等功能，為設(shè)計(jì)帶來了極大的靈活性。

引腳配置與功能

CDCE937和CDCEL937采用20引腳TSSOP封裝，各引腳功能明確。例如，GND引腳用于接地，SCL/S2和SDA/S1引腳在默認(rèn)配置下作為串行時(shí)鐘和數(shù)據(jù)輸入/輸出，同時(shí)也可作為用戶可編程控制輸入。VDD引腳為器件提供1.8V電源，Vddout引腳為輸出提供電源，不同型號的輸出電源電壓有所不同。

電氣特性

絕對最大額定值

在使用過程中，需要注意器件的絕對最大額定值，如電源電壓范圍為 -0.5V - 2.5V，輸入電壓和輸出電壓也有相應(yīng)的限制。超出這些范圍可能會導(dǎo)致器件永久損壞，影響系統(tǒng)的可靠性和性能。

推薦工作條件

為了確保器件的正常工作，推薦在特定的工作條件下使用。例如，器件電源電壓VDD推薦為1.7V - 1.9V，輸出Yx的電源電壓Vddout根據(jù)型號不同有所差異，CDCE937為2.3V - 3.6V，CDCEL937為1.7V - 1.9V。同時(shí)，輸入時(shí)鐘頻率、輸出電流、負(fù)載電容等參數(shù)也有相應(yīng)的推薦值。

熱信息

了解器件的熱信息對于散熱設(shè)計(jì)至關(guān)重要。CDCE937和CDCEL937的熱阻參數(shù)，如結(jié)到環(huán)境的熱阻RθJA為89.04°C/W，可幫助我們合理設(shè)計(jì)散熱方案，確保器件在正常溫度范圍內(nèi)工作。

電氣特性細(xì)節(jié)

在電氣特性方面，器件的各項(xiàng)參數(shù)表現(xiàn)出色。例如，在不同的輸出電源電壓下，LVCMOS輸出的高電平電壓、低電平電壓、傳播延遲、上升和下降時(shí)間等都有明確的規(guī)定。同時(shí)，器件的抖動性能也較為優(yōu)異，周期抖動典型值為60ps，峰 - 峰周期抖動在不同PLL切換情況下也能控制在合理范圍內(nèi)。

詳細(xì)描述

功能框圖

從功能框圖可以看出，CDCE937和CDCEL937的內(nèi)部結(jié)構(gòu)復(fù)雜而有序。輸入時(shí)鐘經(jīng)過處理后，通過多個(gè)PLL和分頻器，最終生成所需的輸出時(shí)鐘。每個(gè)PLL都支持?jǐn)U頻時(shí)鐘（SSC），可有效降低EMI。

控制終端設(shè)置

三個(gè)用戶可定義的控制終端（S0/S1/S2）為器件的外部控制提供了極大的靈活性。用戶可以預(yù)定義多達(dá)八種不同的控制設(shè)置，實(shí)現(xiàn)擴(kuò)頻時(shí)鐘選擇、頻率選擇和輸出狀態(tài)選擇等功能。例如，通過設(shè)置這些控制終端，可以在不同的頻率和SSC模式之間切換，滿足不同應(yīng)用場景的需求。

默認(rèn)設(shè)備設(shè)置

器件的內(nèi)部EEPROM預(yù)先配置為工廠默認(rèn)設(shè)置，輸入頻率直接傳遞到輸出。在電源供電或經(jīng)過掉電/上電序列后，默認(rèn)設(shè)置將生效，直到用戶通過串行SDA/SCL接口重新編程。

SDA/SCL串行接口

CDCE937和CDCEL937作為2線串行SDA/SCL總線的目標(biāo)設(shè)備，兼容SMBus或I2C規(guī)范。在標(biāo)準(zhǔn)模式（最高100kbit/s）和快速模式（最高400kbit/s）下均可正常工作，并支持7位尋址。S1/SDA和S2/SCL引腳具有雙重功能，默認(rèn)配置為串行編程接口，也可通過設(shè)置EEPROM中的相關(guān)位將其編程為控制引腳。

數(shù)據(jù)協(xié)議

器件支持字節(jié)寫、字節(jié)讀、塊寫和塊讀操作。在進(jìn)行EEPROM寫操作時(shí)，需要注意相關(guān)的操作步驟，如在開始EEPROM編程前將CLKIN拉低，并在編程過程中保持低電平，直到EEPROM編程完成。同時(shí)，可以通過讀取EEPROM編程狀態(tài)位（EEPIP）來監(jiān)控編程狀態(tài)。

應(yīng)用與實(shí)現(xiàn)

應(yīng)用信息

CDCE937和CDCEL937適用于多種應(yīng)用場景，如高清電視（HDTV）、機(jī)頂盒（STB）、DVD播放器和記錄器、打印機(jī)等。它們能夠?yàn)橐曨l、音頻、USB、IEEE1394、RFID、藍(lán)牙、WLAN、以太網(wǎng)和GPS等設(shè)備生成高精度時(shí)鐘。

典型應(yīng)用

在千兆以太網(wǎng)交換機(jī)應(yīng)用中，CDCE937可以替代多個(gè)晶體和晶體振蕩器，減少了器件數(shù)量，降低了成本。同時(shí)，其支持的擴(kuò)頻時(shí)鐘（SSC）功能可有效降低電磁干擾，提高系統(tǒng)的穩(wěn)定性。

設(shè)計(jì)要求與詳細(xì)設(shè)計(jì)過程

• 擴(kuò)頻時(shí)鐘（SSC）：擴(kuò)頻調(diào)制通過將發(fā)射能量分散到更寬的帶寬上，降低了時(shí)鐘分配網(wǎng)絡(luò)的發(fā)射電平，從而減少了電磁干擾。在設(shè)計(jì)過程中，需要考慮調(diào)制量、調(diào)制頻率、調(diào)制形狀和中心擴(kuò)展/向下擴(kuò)展等參數(shù)。
• PLL頻率規(guī)劃：根據(jù)輸入頻率和所需的輸出頻率，合理規(guī)劃PLL的參數(shù)。通過TI Pro - Clock?軟件可以自動計(jì)算P、Q、R和N'等參數(shù)，簡化了設(shè)計(jì)過程。
• 晶體振蕩器啟動：當(dāng)CDCE937用作晶體緩沖器時(shí)，晶體振蕩器的啟動時(shí)間通常比內(nèi)部PLL鎖定時(shí)間長。在實(shí)際設(shè)計(jì)中，需要考慮晶體的啟動特性，確保系統(tǒng)能夠快速穩(wěn)定地啟動。
• 頻率調(diào)整與輸入輸出處理：如果不需要VCXO拉功能，應(yīng)將Vctrl引腳浮空；所有其他未使用的輸入應(yīng)接地，未使用的輸出應(yīng)浮空。同時(shí)，在切換XO和VCXO模式時(shí)，需要按照特定的步驟進(jìn)行操作，以確保輸出頻率的準(zhǔn)確性。

電源供應(yīng)建議

在使用外部參考時(shí)鐘時(shí)，應(yīng)先驅(qū)動Xin/CLK，再使VDD電壓上升，以避免輸出不穩(wěn)定的風(fēng)險(xiǎn)。如果Vddout先于VDD施加，建議將VDD拉至地，直到Vddout電壓穩(wěn)定。

布局指南

在PCB布局方面，需要特別注意晶體的放置和布線。晶體應(yīng)盡可能靠近器件，確保從晶體端子到XIN和XOUT的布線長度相同。同時(shí)，應(yīng)避免在晶體及其布線區(qū)域下方鋪設(shè)接地平面和電源平面，以減少噪聲耦合。此外，合理放置電源旁路電容和去耦電容，可有效降低電源噪聲。

總結(jié)

CDCE937和CDCEL937是兩款功能強(qiáng)大、靈活性高的時(shí)鐘發(fā)生器，在降低電磁干擾、提高系統(tǒng)穩(wěn)定性方面具有顯著優(yōu)勢。它們的豐富特性和廣泛應(yīng)用場景使其成為電子工程師在時(shí)鐘設(shè)計(jì)中的理想選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理配置器件參數(shù)，并注意布局和電源供應(yīng)等方面的問題，以充分發(fā)揮其性能優(yōu)勢。

希望通過本文的介紹，能幫助大家更好地了解CDCE937和CDCEL937這兩款器件，在電子設(shè)計(jì)中取得更好的成果。如果你在使用過程中有任何問題或經(jīng)驗(yàn)，歡迎在評論區(qū)分享交流。