CDCE937和CDCEL937器件是基于模塊化PLL的低成本、高性能、可編程時(shí)鐘合成器、乘法器和分頻器。這些器件從單個(gè)輸入頻率生成多達(dá) 7 個(gè)輸出時(shí)鐘。每個(gè)輸出都可以在系統(tǒng)內(nèi)編程，以達(dá)到230MHz的任何時(shí)鐘頻率，使用多達(dá)三個(gè)獨(dú)立的可配置PLL。
*附件：cdce937.pdf

CDCEx937具有獨(dú)立的輸出電源引腳VDDOUT，CDCEL937電壓為1.8V，CDCE937電壓為2.5V至3.3V。

輸入接受外部晶體或LVCMOS時(shí)鐘信號(hào)。如果使用外部晶體，片內(nèi)負(fù)載電容器足以滿足大多數(shù)應(yīng)用。負(fù)載電容器的值可在 0 至 20pF 范圍內(nèi)進(jìn)行編程。此外，片上VCXO是可選的，允許將輸出頻率與外部控制信號(hào)（即PWM信號(hào)）同步。

特性

• 可編程時(shí)鐘發(fā)生器系列成員
  • CDCEx913：1PLL，3 個(gè)輸出
  • CDCEx925：2PLL，5 個(gè)輸出
  • CDCEx937：3PLL，7 個(gè)輸出
  • CDCEx949：4LL，9 個(gè)輸出
• 系統(tǒng)內(nèi)可編程性和EEPROM
  • 串行可編程易失性寄存器
  • 非易失性EEPROM存儲(chǔ)客戶設(shè)置
• 靈活的輸入時(shí)鐘概念
  • 外部晶體：8MHz至32MHz
  • 片內(nèi)VCXO：拉動(dòng)范圍±150ppm
  • 單端LVCMOS，最高可達(dá)160MHz
• 自由選擇高達(dá) 230MHz 的輸出頻率
• 低噪聲PLL內(nèi)核
  • 集成 PLL 回路濾波器組件
  • 低周期抖動(dòng)（典型值 60ps）
• 獨(dú)立的輸出電源引腳
  • CDCE937：3.3V 和 2.5V
  • CDCEL937：1.8V
• 靈活的時(shí)鐘驅(qū)動(dòng)器
  • 三個(gè)用戶可定義的控制輸入 [S0/S1/S2]，例如 SSC 選擇、頻率切換、輸出使能或斷電
  • 為視頻、音頻、USB、IEEE1394、RFID、藍(lán)牙?、WLAN、以太網(wǎng)?和 GPS 生成高精度時(shí)鐘
  • 生成與 TI DaVinci?、OMAP? 和 DSP 一起使用的通用時(shí)鐘頻率
  • 可編程 SSC 調(diào)制
  • 支持 0PPM 時(shí)鐘生成
• 1.8V器件電源
• 寬溫度范圍 –40°C 至 85°C
• 采用 TSSOP 封裝
• 用于輕松進(jìn)行 PLL 設(shè)計(jì)和編程的開(kāi)發(fā)和編程套件 （TI Pro-Clock?）

參數(shù)

?1. 產(chǎn)品概述?
CDCE937和CDCEL937是德州儀器（TI）推出的低功耗、模塊化PLL時(shí)鐘發(fā)生器，支持?jǐn)U頻時(shí)鐘（SSC）以降低EMI。

• ?核心特性?：
  • 3個(gè)獨(dú)立PLL，7路可編程輸出（最高230MHz）。
  • 支持外部晶體（8-32MHz）或LVCMOS輸入（最高160MHz）。
  • 集成VCXO（壓控晶體振蕩器），支持±150ppm頻率調(diào)節(jié)。
  • 低抖動(dòng)性能（典型周期抖動(dòng)60ps）。
  • 1.8V（CDCEL937）或2.5V/3.3V（CDCE937）輸出供電。

?2. 關(guān)鍵功能?

• ?靈活編程?：
  • 通過(guò)I2C/SMBus接口（SDA/SCL）配置寄存器，支持非易失性EEPROM存儲(chǔ)用戶設(shè)置。
  • 3個(gè)控制引腳（S0/S1/S2）可動(dòng)態(tài)切換頻率、SSC模式或輸出狀態(tài)。
• ?應(yīng)用場(chǎng)景?：
  • 高清電視（HDTV）、機(jī)頂盒、DVD播放器、打印機(jī)、WiFi/USB控制器等。

?3. 技術(shù)參數(shù)?

• ?電氣特性?：
  • 工作溫度：-40°C至85°C。
  • 供電電流：典型29mA（3 PLL激活時(shí)）。
  • 輸出驅(qū)動(dòng)能力：支持3.3V/2.5V/1.8V LVCMOS電平。
• ?時(shí)鐘性能?：
  • 周期抖動(dòng)：90ps（單PLL）至180ps（多PLL切換）。
  • SSC調(diào)制范圍：±0.25%至±2%（中心擴(kuò)展）或-0.25%至-2%（下擴(kuò)展）。

?4. 封裝與設(shè)計(jì)支持?

• ?封裝?：20引腳TSSOP（6.5mm×6.4mm）。
• ?開(kāi)發(fā)工具?：TI Pro-Clock?軟件簡(jiǎn)化PLL配置與編程。

?5. 文檔結(jié)構(gòu)?
數(shù)據(jù)手冊(cè)包含詳細(xì)引腳定義、寄存器映射、時(shí)序圖及典型應(yīng)用電路（如連接以太網(wǎng)PHY、FPGA等）。