在嵌入式Linux開發(fā)領(lǐng)域，串口打印調(diào)試因操作簡單、易上手的特性而被廣泛使用。但當(dāng)應(yīng)用場景轉(zhuǎn)向AMP實時方案時，其局限性被急劇放大——實時性不足、性能開銷較高、調(diào)試深度有限的問題，在多核協(xié)同工作場景中尤為突出，尤其在需要精確分析核心間同步機制、中斷響應(yīng)時序及資源共享沖突時，傳統(tǒng)串口調(diào)試往往難以滿足需求。

針對這一痛點，JTAG調(diào)試技術(shù)提供了專業(yè)且高效的解決方案。

JTAG（Joint Test Action Group）調(diào)試技術(shù)是一種廣泛應(yīng)用于嵌入式系統(tǒng)開發(fā)和硬件測試的國際標(biāo)準(zhǔn)技術(shù)，它具備深度交互與實時控制能力，可在線設(shè)置斷點、執(zhí)行單步調(diào)試，同時支持實時查看并修改寄存器與變量值；更關(guān)鍵的是，其非侵入式調(diào)試模式無需在代碼中插入打印語句，能最大程度保留程序原有邏輯與運行性能，且可隨時暫停CPU，精準(zhǔn)捕捉任一時刻的系統(tǒng)完整狀態(tài)，快速定位各類復(fù)雜調(diào)試難題。

方案架構(gòu)：一體化JTAG調(diào)試生態(tài)

這里我們用飛凌嵌入式基于RK3568處理器設(shè)計開發(fā)的OK3568-C開發(fā)板進行演示。

飛凌嵌入式實現(xiàn)的方案基于完整的工具鏈整合，在Windows環(huán)境下提供無縫調(diào)試體驗。系統(tǒng)架構(gòu)分為三個關(guān)鍵層次：開發(fā)主機層、硬件接口層和目標(biāo)設(shè)備層。

開發(fā)主機層基于Eclipse IDE，集成CDT開發(fā)工具和GNU MCU Eclipse插件，提供友好的圖形化界面。調(diào)試指令通過GDB生成，經(jīng)由OpenOCD轉(zhuǎn)換協(xié)議，最終通過J-Link硬件接口與RK3568芯片通信。

這一架構(gòu)的核心優(yōu)勢在于高度集成與透明化，開發(fā)者無需關(guān)注底層通信細節(jié)，可專注于代碼邏輯和問題定位。

一、調(diào)試實戰(zhàn)：可視化的問題定位流程

溫馨提示：以下演示視頻在PC端觀看，畫面更清晰

1. 斷點暫停

在飛凌嵌入式的JTAG方案中，斷點調(diào)試變得直觀簡單。工程師只需在代碼左側(cè)雙擊即可設(shè)置斷點，程序執(zhí)行到此處自動暫停，方便檢查此刻所有核心的變量、寄存器和內(nèi)存狀態(tài)。

(1)設(shè)置斷點：雙擊代碼左側(cè)，當(dāng)出現(xiàn)“藍色小球”后說明此處有一個斷點，程序執(zhí)行到此處后會暫停運行。

(2) 取消斷點：雙擊代碼左側(cè)的“藍色小球”，當(dāng)小球消失后，則表示此處斷點取消。

(3) 忽略所有斷點：此時所有斷點取消，程序可全速運行。

2. 單步、多步執(zhí)行

(1) 單步執(zhí)行多種模式：Step Over可跳過函數(shù)調(diào)用，Step Into可深入函數(shù)內(nèi)部，Step Return則可快速執(zhí)行完當(dāng)前函數(shù)剩余部分。

(2) 多步執(zhí)行：包括“運行到光標(biāo)處”和“繼續(xù)運行”，滿足不同場景需求。

3. 變量查看

(1) 局部變量實時顯示當(dāng)前函數(shù)作用域內(nèi)的值變化，而且能修改變量的數(shù)值。

(2) 全局變量則在整個調(diào)試會話期間均可訪問，暫停后能反映系統(tǒng)全局狀態(tài)的實時快照。

4. 內(nèi)存查看

(1) 地址訪問與修改功能直接而強大。通過內(nèi)存瀏覽器，工程師可以直接讀取指定內(nèi)存或寄存器地址，觀察內(nèi)存內(nèi)容、驗證寄存器配置。

(2) 還可向指定地址寫入新值，動態(tài)改變內(nèi)存數(shù)據(jù)、配置外設(shè)寄存器。

以上這套AMP多核協(xié)同場景下的JTAG調(diào)試方案顯著地降低了實時核調(diào)試技術(shù)的使用門檻。將調(diào)試工作可視化，可同時監(jiān)控AMP實時核狀態(tài)，讓程序跳轉(zhuǎn)、任務(wù)切換等動作變得更加清晰，希望這套方案能夠?qū)δ兴鶐椭?/p>