深度剖析 TPS25940x eFuse：高效、可靠的電源管理解決方案
深度剖析 TPS25940x eFuse：高效、可靠的電源管理解決方案
在電子設(shè)備的電源管理領(lǐng)域，一款性能卓越的 eFuse 器件對(duì)于保障系統(tǒng)穩(wěn)定運(yùn)行至關(guān)重要。TPS25940x 作為一款備受關(guān)注的 eFuse 產(chǎn)品，具備眾多出色特性，適用于多種應(yīng)用場(chǎng)景。本文將深入剖析 TPS25940x 的各項(xiàng)特性、應(yīng)用及設(shè)計(jì)要點(diǎn)，為電子工程師們提供全面的參考。
文件下載：tps25940.pdf
一、產(chǎn)品概述
TPS25940x 是德州儀器（TI）推出的一款 2.7 - 18V eFuse，具有真正的反向阻斷功能和 DevSleep 支持，專為固態(tài)硬盤（SSD）等設(shè)備設(shè)計(jì)。它集成了背靠背 FET 和增強(qiáng)的內(nèi)置保護(hù)電路，能為 2.7V 至 18V 供電的系統(tǒng)和應(yīng)用提供強(qiáng)大保護(hù)。
1.1 產(chǎn)品特性
- 寬電壓范圍：工作電壓范圍為 2.7V - 18V，最大承受電壓可達(dá) 20V，典型導(dǎo)通電阻 (R_{ON}) 為 42mΩ，能適應(yīng)多種電源環(huán)境。
- 可調(diào)電流限制：電流限制可在 0.6A 至 5.3A 之間調(diào)節(jié)，精度為 ±8%，可根據(jù)不同應(yīng)用需求靈活設(shè)置。
- 低功耗模式：具有 DevSleep 模式，典型靜態(tài)電流 (I{0}) 低至 95μA，關(guān)閉狀態(tài)下典型 (I{0}) 為 15μA，有效降低功耗。
- 反向電流阻斷：能在 1μs 內(nèi)實(shí)現(xiàn)反向電壓關(guān)斷，防止反向電流對(duì)系統(tǒng)造成損害。
- 可編程 (dV_{o} /dt) 控制：通過(guò)外部電容可設(shè)置輸出電壓的上升速率，有效控制浪涌電流。
- 狀態(tài)監(jiān)測(cè)與保護(hù)輸出：提供 Power Good 和 Fault 輸出，方便系統(tǒng)監(jiān)測(cè)和控制。
- 寬溫度范圍：結(jié)溫范圍為 -40°C 至 125°C，能適應(yīng)惡劣的工作環(huán)境。
- 安全認(rèn)證：獲得 UL 2367 認(rèn)證，符合 UL60950 單點(diǎn)故障安全測(cè)試要求。
二、應(yīng)用領(lǐng)域
TPS25940x 憑借其出色的性能，廣泛應(yīng)用于多個(gè)領(lǐng)域：
- 存儲(chǔ)設(shè)備：PCIe/SATA/SAS HDD 和 SSD 驅(qū)動(dòng)器，為存儲(chǔ)設(shè)備提供可靠的電源保護(hù)。
- 服務(wù)器：企業(yè)和微型服務(wù)器，保障服務(wù)器系統(tǒng)的穩(wěn)定運(yùn)行。
- 智能負(fù)載開(kāi)關(guān)：實(shí)現(xiàn)對(duì)負(fù)載的智能控制。
- 消費(fèi)電子：機(jī)頂盒（STB）、數(shù)字電視（DTV）和游戲控制臺(tái)等，提升設(shè)備的電源管理能力。
- RAID 卡：用于 RAID 卡的保持電源管理，確保數(shù)據(jù)的安全存儲(chǔ)。
- 通信設(shè)備：電信交換機(jī)和路由器，提高通信設(shè)備的可靠性。
- 適配器供電設(shè)備：為適配器供電的設(shè)備提供電源保護(hù)。
三、引腳配置與功能
| TPS25940x 采用 20 引腳 WQFN 封裝，各引腳功能如下： | 引腳名稱 | 引腳編號(hào) | 輸入/輸出 | 描述 |
|---|---|---|---|---|
| DEVSLP | 1 | 輸入 | 高電平激活 DevSleep 模式（低功耗模式） | |
| PGOOD | 2 | 輸出 | 高電平表示 PGTH 超過(guò)閾值，為開(kāi)漏輸出 | |
| PGTH | 3 | 輸入 | PGOOD 比較器的正輸入 | |
| OUT | 4 - 8 | 輸出 | 設(shè)備的電源輸出 | |
| IN | 9 - 13 | 輸入 | 設(shè)備的電源輸入和供電電壓 | |
| EN/UVLO | 14 | 輸入 | 設(shè)置可編程欠壓鎖定閾值，欠壓事件會(huì)打開(kāi)內(nèi)部 FET 并斷言 FLT 表示電源故障 | |
| OVP | 15 | 輸入 | 設(shè)置可編程過(guò)壓保護(hù)閾值，過(guò)壓事件會(huì)打開(kāi)內(nèi)部 FET 并斷言 FLT 表示過(guò)壓 | |
| GND | 16 | - | 接地 | |
| ILIM | 17 | 輸入/輸出 | 通過(guò)連接到 GND 的電阻設(shè)置過(guò)載和短路電流限制 | |
| dVdT | 18 | 輸入/輸出 | 通過(guò)連接到 GND 的電容設(shè)置輸出電壓的上升速率 | |
| IMON | 19 | 輸出 | 該引腳輸出與內(nèi)部 FET 電流成比例的縮放電流，可用于模擬電流監(jiān)測(cè) | |
| FLT | 20 | 輸出 | 故障事件指示器，低電平表示欠壓、過(guò)壓、反向電壓和熱關(guān)斷事件，為開(kāi)漏輸出 | |
| PowerPAD? | - | - | GND 端子必須連接到外露的 PowerPAD，通過(guò)多個(gè)過(guò)孔連接到 PCB 接地平面以實(shí)現(xiàn)良好的熱性能 |
四、規(guī)格參數(shù)
4.1 絕對(duì)最大額定值
- 輸入電壓范圍：IN、OUT、PGTH、PGOOD、EN/UVLO、OVP、DEVSLP、FLT 引腳為 -0.3V 至 20V；dVdT、ILIM 引腳為 -0.3V 至 3.6V；IMON 引腳為 -0.3V 至 7V。
- 最大結(jié)溫：-40°C 至 150°C。
- 存儲(chǔ)溫度范圍：-65°C 至 150°C。
4.2 ESD 評(píng)級(jí)
- 人體模型（HBM）：±2000V。
- 帶電器件模型（CDM）：±500V。
4.3 推薦工作條件
- 輸入電壓范圍：IN 為 2.7V 至 18V；EN/UVLO、OVP、DEVSLP、OUT、PGTH、PGOOD、dVdT、ILIM 為 0V 至 3V；IMON 為 0V 至 6V。
- 電阻：IMON、ILIM 為 16.9kΩ 至 150kΩ。
- 外部電容：OUT 為 0.1μF；dVdT 為 470nF。
- 工作結(jié)溫范圍：-40°C 至 125°C。
4.4 電氣特性
- 電源電壓和內(nèi)部欠壓鎖定：工作輸入電壓為 2.7V 至 18V；內(nèi)部 UVLO 閾值上升為 2.2V 至 2.4V，滯后為 105mV 至 125mV。
- 使能和欠壓鎖定（EN/UVLO）輸入：EN/UVLO 閾值電壓上升為 0.97V 至 1.01V，下降為 0.9V 至 0.94V。
- 過(guò)壓保護(hù)（OVP）輸入：過(guò)壓閾值電壓上升為 0.97V 至 1.01V，下降為 0.9V 至 0.94V。
- DEVSLP 模式輸入：DEVSLP 閾值電壓上升為 1.6V 至 2V，下降為 0.8V 至 1.1V。
- 輸出斜坡控制（dVdT）：dVdT 充電電流為 0.85μA 至 1.15μA；dVdT 放電電阻為 16Ω 至 24Ω；dVdT 最大電容電壓為 2.6V 至 3.1V；dVdT 到 OUT 增益為 11.65V/V 至 12.05V/V。
- 電流限制編程（ILIM）：ILIM 偏置電壓為 0.87V；電流限制可通過(guò)不同的 (R_{(ILIM)}) 電阻設(shè)置，范圍從 0.53A 至 5.62A。
- 電流監(jiān)測(cè)輸出（IMON）：增益因子 (I{(IMON)}:I{(OUT)}) 為 47.78μA/A 至 57.23μA/A。
- MOSFET - 功率開(kāi)關(guān)：IN 到 OUT 的導(dǎo)通電阻在不同溫度和負(fù)載電流下有所變化，典型值為 42mΩ。
- PASS FET 輸出（OUT）：OUT 漏電電流在關(guān)斷狀態(tài)下為 -2μA 至 13μA。
- 故障標(biāo)志（FLT）：FLT 內(nèi)部下拉電阻為 10Ω 至 30Ω；FLT 輸入漏電電流為 -1μA 至 0μA。
- 電源良好比較器輸入（PGTH）：PGTH 閾值電壓上升為 0.97V 至 1.01V，下降為 0.9V 至 0.94V；PGTH 輸入漏電電流為 -100nA 至 100nA。
- 電源良好比較器輸出（PGOOD）：PGOOD 內(nèi)部下拉電阻為 10Ω 至 35Ω；PGOOD 輸入漏電電流為 -1μA 至 1μA。
- 熱關(guān)斷（TSD）：TSD 閾值為 160°C，滯后為 12°C；TPS25940L 為鎖存模式，TPS25940A 為自動(dòng)重試模式。
4.5 時(shí)序要求
- 使能和 UVLO 輸入：EN 開(kāi)啟延遲在不同條件下有所不同，關(guān)閉延遲為 2μs。
- 過(guò)壓保護(hù)輸入（OVP）：OVP 禁用延遲為 2μs。
- 輸出斜坡控制（dV/dT）：輸出斜坡時(shí)間根據(jù)不同的 (C_{(dVdT)}) 電容和輸出電壓有所變化。
- 電流限制：快速跳閘比較器延遲為 200ns。
- 反向保護(hù)比較器：反向保護(hù)比較器延遲在不同條件下為 1μs 至 10μs。
- 電源良好比較器輸出（PGOOD）：PGOOD 延遲（消抖）時(shí)間上升和下降均為 0.42ms 至 0.66ms。
- 熱關(guān)斷（TSD）：TPS25940A 的重試延遲為 128ms。
4.6 典型特性
通過(guò)一系列典型特性曲線，展示了 TPS25940x 在不同溫度、電壓和負(fù)載條件下的性能表現(xiàn)，如 UVLO 閾值電壓與溫度的關(guān)系、輸入電源電流與電源電壓的關(guān)系等，為工程師在實(shí)際應(yīng)用中提供了重要的參考依據(jù)。
五、詳細(xì)功能描述
5.1 使能和調(diào)整欠壓鎖定
EN/UVLO 引腳控制內(nèi)部 FET 的開(kāi)關(guān)狀態(tài)。當(dāng)該引腳電壓 (V{(ENUVLO)}
5.2 過(guò)壓保護(hù)（OVP）
設(shè)備通過(guò)連接從電源到 OVP 端子再到 GND 的電阻分壓器來(lái)編程過(guò)壓閾值。當(dāng) OVP 引腳電壓超過(guò) (V_{(OVPR)}) 時(shí)，內(nèi)部 FET 關(guān)閉，保護(hù)下游負(fù)載。若不使用該功能，應(yīng)將 OVP 引腳接地。
5.3 熱插拔和浪涌電流控制
該設(shè)備設(shè)計(jì)用于控制卡插入帶電背板或其他“熱”電源時(shí)的浪涌電流，通過(guò)限制背板電源電壓的下降和防止系統(tǒng)電源意外復(fù)位。通過(guò)在 dVdT 引腳與 GND 之間連接外部電容，可定義上電時(shí)輸出電壓的上升速率。輸出電壓的上升時(shí)間 (t{dVdT}) 可通過(guò)公式計(jì)算，浪涌電流 (I{(INRUSH)}) 也可根據(jù)相關(guān)公式計(jì)算。若 dVdT 引腳懸空，設(shè)備將設(shè)置內(nèi)部輸出電壓上升速率為 12V/ms。
5.4 過(guò)載和短路保護(hù)
設(shè)備通過(guò)監(jiān)測(cè)內(nèi)部感測(cè)電阻兩端的電壓來(lái)監(jiān)測(cè)負(fù)載電流。在過(guò)載事件中，電流被限制在由 (R{(ILIM)}) 電阻編程的電流限制 (I{(LIM)}) 。設(shè)備具有電流限制 (I{(LIM)}) 和快速跳閘閾值 (I{(FASTRIP)}) 兩個(gè)不同的級(jí)別。在過(guò)載情況下，內(nèi)部電流限制放大器將輸出電流調(diào)節(jié)到 (I{(LIM)}) ，若設(shè)備結(jié)溫達(dá)到熱關(guān)斷閾值 (T{(TSD)}) ，內(nèi)部 FET 將關(guān)閉。TPS25940L 版本將保持鎖存關(guān)閉狀態(tài)，而 TPS25940A 版本將在 (T{J}<[T{(TSD)}-12^{circ}C]) 后 128ms 開(kāi)始自動(dòng)重試周期。在短路事件中，快速跳閘比較器將在電流超過(guò) (I_{(FASTRIP)}) 時(shí)在 1μs 內(nèi)關(guān)閉通過(guò)設(shè)備，終止快速短路峰值電流。
5.5 故障響應(yīng)
FLT 開(kāi)漏輸出在欠壓、過(guò)壓、反向電壓/電流和熱關(guān)斷條件下被斷言（低電平有效）。FLT 信號(hào)將保持?jǐn)嘌誀顟B(tài)，直到故障條件消除，設(shè)備恢復(fù)正常運(yùn)行。設(shè)備通過(guò)內(nèi)部“消抖”電路消除欠壓和過(guò)壓條件下的誤報(bào)故障，確保在輸入總線瞬變期間不會(huì)意外斷言故障。
5.6 電流監(jiān)測(cè)
IMON 端子的電流源與從 IN 到 OUT 的電流成比例。通過(guò)在 IMON 端子與 GND 端子之間連接電阻 (R_{(IMON)}) ，可將該電流轉(zhuǎn)換為電壓，用于監(jiān)測(cè)系統(tǒng)中的電流流動(dòng)。最大監(jiān)測(cè)電流的電壓范圍有限制，以確保線性輸出。該引腳不應(yīng)連接旁路電容，以免延遲電流監(jiān)測(cè)信息。可使用 ADC 將 IMON 引腳的電壓數(shù)字化，以讀取電流監(jiān)測(cè)信息。
5.7 電源良好比較器
設(shè)備內(nèi)置電源良好比較器，用于與下游 DC - DC 轉(zhuǎn)換器或系統(tǒng)監(jiān)測(cè)電路協(xié)調(diào)狀態(tài)。比較器的負(fù)端子具有內(nèi)部參考電壓 (V_{(PGTHR)} = 0.99V) ，正端子 PGTH 可用于監(jiān)測(cè)設(shè)備的輸入或輸出。比較器輸出 PGOOD 為開(kāi)漏高電平有效信號(hào)，可用于向下游單元指示狀態(tài)。PGOOD 信號(hào)具有消抖時(shí)間，以確保在下游轉(zhuǎn)換器施加重載之前內(nèi)部 FET 完全增強(qiáng)。
5.8 IN、OUT 和 GND 引腳
設(shè)備具有多個(gè)輸入（IN）和輸出（OUT）引腳。所有 IN 引腳應(yīng)連接在一起并連接到電源，建議在 IN 與 GND 之間靠近設(shè)備處使用陶瓷旁路電容，以減輕總線瞬變。推薦的工作電壓范圍為 2.7V - 18V。OUT 引腳在導(dǎo)通狀態(tài)下的電壓可根據(jù)公式 (V{(OUT)} = V{(IN)} - (R{ON} × I{(OUT)})) 計(jì)算。GND 端子是電路中最負(fù)的電壓，用作所有電壓參考的基準(zhǔn)。
5.9 熱關(guān)斷
當(dāng) (T{J}>160^{circ}C) （典型值）時(shí)，內(nèi)部過(guò)熱關(guān)斷功能將關(guān)閉 FET。TPS25940L 版本將鎖定內(nèi)部 FET 關(guān)閉，而 TPS25940A 版本將在 (T{J}) 降至 ([T_{(TSD)}-12^{circ}C]) 以下 128ms 后開(kāi)始自動(dòng)重試周期。在熱關(guān)斷期間，故障引腳 FLT 拉低以指示故障條件。
六、設(shè)備功能模式
6.1 DevSleep 模式
DevSleep 是 SATA? 規(guī)范中引入的一種新?tīng)顟B(tài)，要求基于 SATA 的存儲(chǔ)解決方案達(dá)到低功耗運(yùn)行水平。TPS25940 提供專用的 DevSleep 接口端子（DEVSLP），當(dāng)該端子拉高時(shí)，設(shè)備進(jìn)入低功耗 DevSleep 模式，此時(shí)設(shè)備的靜態(tài)電流消耗限制在小于 130μA（典型值為 95μA）。在該模式下，輸出電壓保持激活，過(guò)載電流限制設(shè)置為 (I{(DEVSLP(LIM))}) ，反向比較器和電流監(jiān)測(cè)功能禁用，其他保護(hù)功能保持活躍，確保系統(tǒng)安全。用戶在設(shè)備進(jìn)入 DevSleep 模式時(shí)，必須確?？偩€上的負(fù)載電流限制在 (I{(DEVSLP(LIM))}) 以下，并且在退出 DevSleep 模式時(shí)，應(yīng)先對(duì) TPS25940 進(jìn)行排序，再開(kāi)啟負(fù)載，以免負(fù)載超過(guò) (I_{(DEVSLP(LIM))}) 導(dǎo)致設(shè)備進(jìn)入過(guò)載模式。
6.2 關(guān)機(jī)控制
通過(guò)使用開(kāi)集電極或開(kāi)漏設(shè)備將 UVLO 引腳拉至其 0.6V 閾值以下，可遠(yuǎn)程
-
電源管理
+關(guān)注
關(guān)注
117文章
7071瀏覽量
147992 -
eFuse
+關(guān)注
關(guān)注
1文章
66瀏覽量
6801
發(fā)布評(píng)論請(qǐng)先 登錄
具有真正反向阻斷和針對(duì)固態(tài)硬盤 (SSD) 的DevSleep支持TPS25940x數(shù)據(jù)表
工商網(wǎng)監(jiān)
評(píng)論