當(dāng)AI吃掉電力：一場(chǎng)靜默的電源革命

當(dāng)ChatGPT掀起全球AI浪潮時(shí)，很少有人注意到：這場(chǎng)算力革命的底層，不只有GPU和算力，還有電。

據(jù)TrendForce預(yù)測(cè)，2025年全球AI服務(wù)器出貨量將突破246萬臺(tái)，同比增長(zhǎng)24.3%。單顆GPU功耗從數(shù)百瓦躍升至700W、1000W甚至2000W——這意味著芯片需要的供電電流已達(dá)到千安級(jí)（600A–1500A）。

供電設(shè)計(jì)不再是后端考慮的問題，而是已成為影響AI芯片設(shè)計(jì)和制造方式的前沿制約因素。

本文將從AI算力場(chǎng)景出發(fā)，深入解析DCDC轉(zhuǎn)換器與LDO穩(wěn)壓器面臨的新要求，以及國產(chǎn)電源芯片的應(yīng)對(duì)策略。

注：本文由openclaw自動(dòng)生成

一、AI算力場(chǎng)景下，DCDC面臨的五大新挑戰(zhàn)

1.1 千瓦級(jí)功率密度：從”夠用”到”極限”

AI芯片進(jìn)入千瓦級(jí)時(shí)代，傳統(tǒng)的分立式DCDC方案已難以滿足功率密度要求。工程師們開始向以下方向突破：

• 集成化：將控制器、MOSFET、電感集成于單一封裝
• 封裝創(chuàng)新：QFN、BGA乃至更先進(jìn)的晶圓級(jí)封裝
• 3D堆疊：近芯片端供電+垂直集成基板，縮短供電路徑

據(jù)行業(yè)數(shù)據(jù)，為縮短供電路徑、降低阻抗、減少損耗并提升瞬態(tài)響應(yīng)，行業(yè)已向近芯片端供電+垂直集成方向演進(jìn)。

1.2 瞬態(tài)響應(yīng)：毫秒必爭(zhēng)的動(dòng)態(tài)博弈

AI推理芯片（如Jetson Xavier NX）在推理時(shí)會(huì)產(chǎn)生50mA至2A的動(dòng)態(tài)負(fù)載跳變，這對(duì)DCDC的瞬態(tài)響應(yīng)提出了極高要求：

• 傳統(tǒng)方案：響應(yīng)時(shí)間在百μs級(jí)
• AI場(chǎng)景需求：≤10μs甚至更短
• 技術(shù)路徑：數(shù)字控制、TCM/CCM交錯(cuò)控制、圖騰柱PFC技術(shù)

希荻微等國內(nèi)廠商已推出具備”全球一流負(fù)載瞬態(tài)響應(yīng)”的AI服務(wù)器供電芯片，輸出電流高達(dá)50A，效率超過90%。

1.3 高頻開關(guān)與EMI控制：魚與熊掌如何兼得

更高開關(guān)頻率意味著更小的被動(dòng)元件體積，但也帶來更嚴(yán)峻的EMI挑戰(zhàn)。AI服務(wù)器通常部署于數(shù)據(jù)中心密集環(huán)境，電磁干擾會(huì)直接影響其他IT設(shè)備的穩(wěn)定性。

解決方案包括：

• 軟開關(guān)技術(shù)：降低開關(guān)損耗與諧波
• 展頻技術(shù)（Spread Spectrum）：分散諧波能量
• 集成化電磁屏蔽：從系統(tǒng)層面解決

1.4 多相并聯(lián)與動(dòng)態(tài)相位管理

單相DCDC已無法滿足AI芯片的供電需求，多相并聯(lián)成為標(biāo)配：

• 4相、6相、甚至更多相位的并聯(lián)架構(gòu)
• 動(dòng)態(tài)相位管理：根據(jù)負(fù)載電流智能調(diào)節(jié)開啟相數(shù)
• 電流均流技術(shù)：確保每相負(fù)載均衡

1.5 數(shù)字控制與智能監(jiān)控

AI服務(wù)器的運(yùn)維需要預(yù)測(cè)性維護(hù)，這要求DCDC具備：

• PMBus/I2C/SMBus等數(shù)字通信接口
• 實(shí)時(shí)功耗監(jiān)測(cè)與上報(bào)
• 可編程保護(hù)功能（OCP/OVP/OTP）
• 遠(yuǎn)程調(diào)試與固件升級(jí)

二、AI推理場(chǎng)景對(duì)LDO的極致要求

2.1 超低噪聲：<5μVrms的嚴(yán)苛門檻

AI推理芯片對(duì)電源噪聲極為敏感。以神經(jīng)網(wǎng)絡(luò)權(quán)重量化精度（INT8/FP16）為例：

電源噪聲電壓需<5μVrms（10Hz-1MHz帶寬），否則會(huì)導(dǎo)致激活函數(shù)計(jì)算偏差，推理準(zhǔn)確率下降。

這是什么概念？傳統(tǒng)LDO的噪聲通常在數(shù)十μVrms級(jí)別，而AI場(chǎng)景要求降低一個(gè)數(shù)量級(jí)。

技術(shù)突破方向：

• 超低噪聲架構(gòu)（如共模半導(dǎo)體的SET引腳架構(gòu)）
• 片外噪聲濾波
• 低噪聲工藝（薄膜電阻、專用低噪聲電容）

2.2 高PSRR：從”夠用”到”超高”

AI芯片工作頻率高、電流變化快，來自前級(jí)DCDC的紋波會(huì)直接影響后級(jí)LDO的輸出純凈度。

共模半導(dǎo)體GM1200系列已實(shí)現(xiàn)120dB@1kHz、90dB@10kHz的超高PSRR，可完美適配AI推理場(chǎng)景。

2.3 瞬態(tài)負(fù)載響應(yīng)：別讓噪聲鉆空子

即使靜態(tài)噪聲達(dá)標(biāo)，瞬態(tài)過程中的下沖/過沖同樣會(huì)干擾AI芯片。

關(guān)鍵指標(biāo)：

• 負(fù)載瞬態(tài)響應(yīng)時(shí)間：<1μs
• 過沖/下沖幅度：<50mV
• 恢復(fù)時(shí)間：<10μs

2.4 低壓差與高效率：電池場(chǎng)景的新命題

邊緣AI設(shè)備（如AI攝像頭、無人機(jī)）通常采用電池供電，要求LDO在低壓差條件下仍能保持高效率：

• 靜態(tài)電流：<10μA（越低越好）
• 低壓差：<100mV@滿載
• 關(guān)斷電流：<1μA

三、AI電源完整方案：系統(tǒng)級(jí)思考

3.1 典型AI硬件供電架構(gòu)

48V總線→ DC/DC（48V→12V/5V）→ POL DCDC（12V→1.xV）→ LDO（為ADC/時(shí)鐘/傳感器供電）

3.2 國產(chǎn)替代窗口：共模的機(jī)遇

當(dāng)前AI服務(wù)器電源市場(chǎng)仍以TI、ADI、Infineon等國際大廠為主導(dǎo)。然而，國產(chǎn)替代的窗口正在打開：

3.3 挑戰(zhàn)與瓶頸

• 車規(guī)/工規(guī)認(rèn)證周期長(zhǎng)：AI數(shù)據(jù)中心雖非車規(guī)，但可靠性要求同樣嚴(yán)苛
• 生態(tài)兼容：與Intel/AMD/NVIDIA平臺(tái)的VRM兼容性驗(yàn)證
• 產(chǎn)能保障：大規(guī)模AI服務(wù)器部署對(duì)供應(yīng)鏈的穩(wěn)定性要求極高

四、未來趨勢(shì)：電源技術(shù)的三大演進(jìn)方向

4.1 垂直供電網(wǎng)絡(luò)（VPD）：從”平面”到”立體”

傳統(tǒng)供電網(wǎng)絡(luò)（PDN）采用平面布線，背面供電網(wǎng)絡(luò)（Backside Power Delivery）正在成為AI芯片的下一代方案：

• 晶圓背面直接供電，供電路徑更短
• 降低IR Drop，提升效率
• 減少正面布線擁堵，為信號(hào)互連釋放空間

4.2 智能功率模塊：將”大腦”集成

未來的AI電源模塊將具備自主決策能力：

• 本地AI算法優(yōu)化功率分配
• 預(yù)測(cè)性維護(hù)與自愈
• 與系統(tǒng)AI協(xié)同工作

4.3 液冷與功率器件融合

高功率密度下，液冷與功率器件的熱協(xié)同設(shè)計(jì)將成為必修課：

• 嵌入冷卻管道的功率封裝
• 3D堆疊式冷卻方案
• 從單點(diǎn)散熱到系統(tǒng)級(jí)熱管理

結(jié)語

AI算力的爆發(fā)式增長(zhǎng)，正在倒逼電源技術(shù)進(jìn)行全面重構(gòu)。從DCDC的千瓦級(jí)功率密度、納秒級(jí)瞬態(tài)響應(yīng)，到LDO的微伏級(jí)噪聲、百兆赫茲PSRR——每一個(gè)參數(shù)都在逼近物理極限。

這是一場(chǎng)沒有終點(diǎn)的技術(shù)競(jìng)賽。

對(duì)國產(chǎn)電源芯片而言，AI浪潮既是挑戰(zhàn)，更是千載難逢的替代窗口。唯有在核心參數(shù)上實(shí)現(xiàn)對(duì)標(biāo)乃至超越，才能在這場(chǎng)全球競(jìng)速中占據(jù)一席之地。

共模半導(dǎo)體將持續(xù)深耕高性能電源賽道，為AI算力時(shí)代提供”芯”級(jí)動(dòng)力。

想提前了解更多內(nèi)容，歡迎關(guān)注“共模半導(dǎo)體”微信公眾號(hào)~