LTC2358-18：高性能18位ADC的深度解析

在電子設(shè)計領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，而ADC（模擬 - 數(shù)字轉(zhuǎn)換器）的性能直接影響著整個系統(tǒng)的精度和穩(wěn)定性。今天，我們就來深入探討一款高性能的18位ADC——LTC2358 - 18。

文件下載：LTC2358-18.pdf

一、產(chǎn)品概述

LTC2358 - 18是一款18位、低噪聲、8通道同時采樣的逐次逼近寄存器（SAR）ADC，具有緩沖差分、寬共模范圍皮安輸入的特點(diǎn)。它采用5V低壓電源和靈活的高壓電源供電，通常為±15V。借助集成的低漂移參考和緩沖器（VREFBUF標(biāo)稱值為4.096V），每個通道都能在每次轉(zhuǎn)換的基礎(chǔ)上獨(dú)立配置，以接受±10.24V、0V至10.24V、±5.12V或0V至5.12V的信號。此外，還可以使用外部5V參考將輸入信號范圍擴(kuò)展到±12.5V。同時，用戶可以禁用個別通道，以提高其余通道的吞吐量。

二、產(chǎn)品特性

2.1 高精度與低噪聲

LTC2358 - 18具有±3.5LSB的積分非線性（INL），在18位分辨率下無漏碼，信噪比（SNR）可達(dá)96.4dB，這些特性使其在需要寬動態(tài)范圍的高壓應(yīng)用中表現(xiàn)出色。

2.2 寬共模范圍與高CMRR

集成的皮安輸入模擬緩沖器、寬輸入共模范圍以及128dB的共模抑制比（CMRR），使得該ADC能夠使用最小的電路板空間和功率直接數(shù)字化各種信號。

2.3 靈活的接口

支持引腳可選的SPI CMOS（1.8V至5V）和LVDS串行接口，能夠與傳統(tǒng)微控制器和現(xiàn)代FPGA進(jìn)行良好的通信。在CMOS模式下，應(yīng)用程序可以使用1至8個串行輸出數(shù)據(jù)線，方便用戶優(yōu)化總線寬度和數(shù)據(jù)吞吐量。

2.4 低功耗設(shè)計

在以每個通道200ksps的速率同時轉(zhuǎn)換八個通道時，典型功耗為219mW。此外，還提供可選的休眠和掉電模式，可在非活動期間進(jìn)一步降低功耗。

三、工作原理

3.1 轉(zhuǎn)換操作

LTC2358 - 18的工作分為兩個階段：采集階段和轉(zhuǎn)換階段。在采集階段，每個通道的采樣保持（S/H）電路中的采樣電容連接到各自的模擬輸入緩沖器，跟蹤差分模擬輸入電壓（VIN+ - VIN -）。當(dāng)CNV引腳出現(xiàn)上升沿時，所有通道的S/H電路從跟蹤模式轉(zhuǎn)換到保持模式，同時對所有通道的輸入信號進(jìn)行采樣并啟動轉(zhuǎn)換。在轉(zhuǎn)換階段，每個通道的采樣電容一次連接一個到18位電荷再分配電容D/A轉(zhuǎn)換器（CDAC）。CDAC通過逐次逼近算法進(jìn)行排序，使用差分比較器將采樣的輸入電壓與通道SoftSpan滿量程范圍的二進(jìn)制加權(quán)分?jǐn)?shù)（例如，VFSR/2、VFSR/4 … VFSR/262144）進(jìn)行比較。最終，CDAC輸出近似于通道采樣的模擬輸入。完成所有通道的轉(zhuǎn)換后，ADC控制邏輯準(zhǔn)備好每個通道的18位數(shù)字輸出代碼，以便進(jìn)行串行傳輸。

3.2 傳輸函數(shù)

LTC2358 - 18將每個通道的滿量程電壓范圍數(shù)字化為2^18個級別。結(jié)合ADC主參考電壓VREFBUF，通道的SoftSpan配置決定了其輸入電壓范圍、滿量程范圍、LSB大小以及轉(zhuǎn)換結(jié)果的二進(jìn)制格式。對于雙極性SoftSpan范圍，轉(zhuǎn)換結(jié)果以二進(jìn)制補(bǔ)碼格式輸出；對于單極性SoftSpan范圍，則以直二進(jìn)制格式輸出。

四、應(yīng)用信息

4.1 緩沖模擬輸入

每個通道的LTC2358 - 18在寬共模輸入范圍內(nèi)同時采樣其模擬輸入引腳之間的電壓差（VIN+ - VIN -），并通過ADC的共模抑制比（CMRR）衰減兩個輸入引腳上的不需要的共模信號。寬共模輸入范圍和高CMRR使得IN +/IN - 模擬輸入能夠以任意關(guān)系擺動，只要每個引腳保持在（VEE + 4V）和（VCC - 4V）之間。這種特性使得LTC2358 - 18能夠接受各種信號擺動，簡化了信號鏈設(shè)計。

4.2 輸入驅(qū)動電路

CMOS緩沖輸入級提供了高度的瞬態(tài)隔離。大多數(shù)阻抗小于10kΩ的傳感器、信號調(diào)理放大器和濾波器網(wǎng)絡(luò)可以直接驅(qū)動3pF的模擬輸入電容。對于更高阻抗和慢穩(wěn)定電路，可以在引腳處添加680pF電容以保持LTC2358 - 18的完整直流精度。此外，LTC2358 - 18的高輸入阻抗大大降低了輸入驅(qū)動要求，使得可以使用具有kΩ阻抗和任意慢時間常數(shù)的可選RC濾波器進(jìn)行抗混疊或其他目的。

4.3 輸入過驅(qū)動容限

在任何通道上將模擬輸入驅(qū)動到VCC以上高達(dá)10mA不會影響其他通道的轉(zhuǎn)換結(jié)果。大約70%的過驅(qū)動電流將從VCC引腳流出，其余30%將從VEE流出。需要注意的是，將輸入驅(qū)動到VCC以上或VEE以下可能會使外部電源的正常電流流向反轉(zhuǎn)。

4.4 ADC參考

LTC2358 - 18支持三種參考配置：內(nèi)部參考與內(nèi)部緩沖器、外部參考與內(nèi)部緩沖器、外部參考且禁用內(nèi)部緩沖器。不同的參考配置適用于不同的應(yīng)用場景，用戶可以根據(jù)具體需求進(jìn)行選擇。

五、動態(tài)性能

5.1 信號 - 噪聲和失真比（SINAD）

SINAD是指輸入信號基頻的RMS幅度與A/D輸出中所有其他頻率分量的RMS幅度之比。LTC2358 - 18在±10.24V范圍內(nèi)，以200kHz采樣率和2kHz真雙極性輸入信號時，典型SINAD可達(dá)96.2dB。

5.2 信噪比（SNR）

SNR是指輸入信號基頻的RMS幅度與除前五個諧波和直流之外的所有其他頻率分量的RMS幅度之比。在相同條件下，LTC2358 - 18的典型SNR可達(dá)96.4dB。

5.3 總諧波失真（THD）

THD是指輸入信號所有諧波的RMS和與基波本身的比值。LTC2358 - 18在±10.24V范圍內(nèi)，以200kHz采樣率和2kHz真雙極性輸入信號時，典型THD可達(dá) - 111dB。

六、電源考慮

6.1 電源要求

LTC2358 - 18需要四個電源：正負(fù)高壓電源（VCC和VEE）、5V核心電源（VDD）和數(shù)字輸入/輸出（I/O）接口電源（OVDD）。只要滿足10V ≤ VCC - VEE ≤ 38V的電壓差限制，VCC和VEE可以在各自允許的操作范圍內(nèi)獨(dú)立偏置，甚至VEE可以直接接地。靈活的OVDD電源使得LTC2358 - 18能夠與1.8V至5V的CMOS邏輯進(jìn)行通信。

6.2 電源排序

LTC2358 - 18沒有特定的電源排序要求，但需要注意遵守絕對最大額定值部分中描述的最大電壓關(guān)系。該器件具有內(nèi)部上電復(fù)位（POR）電路，在初始上電和VDD降至2V以下時會復(fù)位轉(zhuǎn)換器。在POR事件后至少10ms內(nèi)不應(yīng)啟動轉(zhuǎn)換，以確保初始化期結(jié)束。使用內(nèi)部參考緩沖器時，需要200ms讓緩沖器上電并對REFBUF旁路電容進(jìn)行充電。

七、時序和控制

7.1 CNV時序

LTC2358 - 18的采樣和轉(zhuǎn)換由CNV控制。CNV引腳的上升沿將所有通道的S/H電路從跟蹤模式轉(zhuǎn)換到保持模式，同時對所有通道的輸入信號進(jìn)行采樣并啟動轉(zhuǎn)換。一旦轉(zhuǎn)換開始，除非重置ADC，否則不能提前終止。為了獲得最佳性能，應(yīng)使用干凈、低抖動的信號驅(qū)動CNV，并避免在CNV上升沿之前的數(shù)據(jù)I/O線上發(fā)生轉(zhuǎn)換。此外，為了最小化通道間串?dāng)_，應(yīng)避免在CNV上升沿前后100ns內(nèi)模擬輸入出現(xiàn)高轉(zhuǎn)換率。

7.2 內(nèi)部轉(zhuǎn)換時鐘

LTC2358 - 18具有內(nèi)部時鐘，經(jīng)過調(diào)整后，在啟用N個通道時最大轉(zhuǎn)換時間為550?N ns。在同時轉(zhuǎn)換八個通道時，最小采集時間為570ns，可確保200ksps的吞吐量性能，無需任何外部調(diào)整。

7.3 休眠模式

在完成一次轉(zhuǎn)換后，LTC2358 - 18可以進(jìn)入休眠模式以降低轉(zhuǎn)換之間的功耗。在該模式下，部分設(shè)備電路將關(guān)閉，包括與采樣模擬輸入信號相關(guān)的電路。通過在轉(zhuǎn)換之間保持CNV高電平來啟用休眠模式。要在進(jìn)入休眠模式后啟動新的轉(zhuǎn)換，需要將CNV拉低并保持至少750ns，然后再將其拉高。

7.4 掉電模式

當(dāng)PD引腳拉高時，LTC2358 - 18進(jìn)入掉電模式，后續(xù)的轉(zhuǎn)換請求將被忽略。如果在轉(zhuǎn)換過程中發(fā)生這種情況，設(shè)備將在轉(zhuǎn)換完成后掉電。在該模式下，設(shè)備僅消耗少量的調(diào)節(jié)器待機(jī)電流，典型功耗為0.68mW。要退出掉電模式，需要將PD引腳拉低，并在啟動轉(zhuǎn)換前等待至少10ms。使用內(nèi)部參考緩沖器時，需要200ms讓緩沖器上電并對REFBUF旁路電容進(jìn)行充電。

7.5 復(fù)位時序

可以通過在沒有中間轉(zhuǎn)換的情況下將PD引腳拉高兩次來執(zhí)行LTC2358 - 18的全局復(fù)位，相當(dāng)于上電復(fù)位事件。該功能在從需要將整個系統(tǒng)狀態(tài)重置為已知同步值的系統(tǒng)級事件中恢復(fù)時非常有用。復(fù)位事件在PD的第二個上升沿觸發(fā)，并根據(jù)內(nèi)部定時器異步結(jié)束。復(fù)位會清除所有串行數(shù)據(jù)輸出寄存器，并將所有通道的內(nèi)部SoftSpan配置寄存器恢復(fù)到SoftSpan 7的默認(rèn)狀態(tài)。如果在轉(zhuǎn)換過程中觸發(fā)復(fù)位，轉(zhuǎn)換將立即停止。

八、數(shù)字接口

8.1 串行CMOS I/O模式

在CMOS I/O模式下，串行數(shù)據(jù)總線由串行時鐘輸入（SCKI）、串行數(shù)據(jù)輸入（SDI）、串行時鐘輸出（SCKO）和八個串行數(shù)據(jù)輸出（SDO0至SDO7）組成。通信在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進(jìn)行。在窗口內(nèi)，設(shè)備在SDI上接受下一次轉(zhuǎn)換的24位SoftSpan配置字，并在SDO0至SDO7上輸出包含上一次轉(zhuǎn)換結(jié)果和通道配置信息的24位數(shù)據(jù)包。新的數(shù)據(jù)事務(wù)窗口在LTC2358 - 18上電或復(fù)位后10ms以及每次轉(zhuǎn)換結(jié)束時的BUSY下降沿打開。建議在推薦的數(shù)據(jù)事務(wù)窗口內(nèi)完成數(shù)據(jù)事務(wù)，并在下次轉(zhuǎn)換開始前留出至少20ns的安靜時間。

8.2 串行LVDS I/O模式

在LVDS I/O模式下，信息通過正負(fù)信號對（LVDS +/LVDS -）傳輸，位以差分方式編碼為（LVDS + - LVDS -）。邏輯1和0分別由差分+350mV和 - 350mV表示。通信同樣在預(yù)定義的數(shù)據(jù)事務(wù)窗口內(nèi)進(jìn)行，設(shè)備在SDI上接受24位SoftSpan配置字，并在SDO上輸出24位數(shù)據(jù)包。建議使用SCKO的上升和下降沿來捕獲SDO上的DDR串行輸出數(shù)據(jù)，以提高對電源和溫度變化的延遲變化的魯棒性。

九、電路板布局

為了獲得LTC2358 - 18的最佳性能，建議使用四層印刷電路板（PCB）。布局時應(yīng)盡量將數(shù)字和模擬信號線分開，避免將任何數(shù)字時鐘或信號與模擬信號并行運(yùn)行或在ADC下方布線。同時，應(yīng)盡量減小REFBUF到GND（Pin 20）旁路電容的返回環(huán)路長度，并避免將CNV路由到可能干擾其上升沿的信號附近。電源旁路電容應(yīng)盡可能靠近電源引腳放置，低阻抗的公共返回路徑對于ADC的低噪聲運(yùn)行至關(guān)重要，建議使用單個實(shí)心接地平面。

十、總結(jié)

LTC2358 - 18是一款功能強(qiáng)大、性能出色的18位ADC，具有高精度、低噪聲、寬共模范圍、靈活的接口和低功耗等優(yōu)點(diǎn)。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求和場景，合理選擇參考配置、電源供應(yīng)、時序控制和數(shù)字接口等參數(shù)，并注意電路板布局的優(yōu)化，以充分發(fā)揮其性能優(yōu)勢。同時，我們也可以參考相關(guān)的評估套件和參考設(shè)計，如DC2365，來加快開發(fā)進(jìn)程。大家在使用LTC2358 - 18的過程中，有沒有遇到過什么問題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)兀繗g迎在評論區(qū)分享交流。