chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

借助Vivado來(lái)學(xué)習(xí)FPGA的各種配置模式

DuaO_fpga234 ? 來(lái)源:未知 ? 作者:胡薇 ? 2018-11-05 15:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

EDA(Vivado)軟件可以很好的幫助我們更好的去學(xué)習(xí)FPGA相關(guān)知識(shí),例如:

記得使用EDA軟件自帶的語(yǔ)言模板;

新建 IO Planning工程初步引腳分配;

EDA中自帶的IP核你會(huì)快速用嗎?

單片機(jī)是基于FLASH結(jié)構(gòu)的,所以單片機(jī)上電直接從本地FLASH中運(yùn)行。但SRAM 架構(gòu)的FPGA是基于SRAM結(jié)構(gòu)的,掉電數(shù)據(jù)就沒(méi)了,所以需要借助外部電路來(lái)配置運(yùn)行的數(shù)據(jù),其實(shí)我們可以借助Vivado來(lái)學(xué)習(xí)FPGA的各種配置模式。

Step1,找到Vivado的設(shè)計(jì)流程框:

Step2,打開設(shè)置菜單,并選擇BitSream子選項(xiàng)。此時(shí),可以看到提示:Open Implemented Design后有更多的設(shè)置項(xiàng)可用:

Step3,當(dāng)我們Open Implemented Design后,再打開這個(gè)BitSream設(shè)置菜單選項(xiàng),會(huì)發(fā)現(xiàn)提示為Confgure additional bitstream settings,此時(shí)可以單擊進(jìn)入更多的設(shè)置菜單:

Step4,當(dāng)我們單擊進(jìn)入更詳細(xì)的菜單后有很多設(shè)置項(xiàng),當(dāng)我們打開Configuration Modes這是子設(shè)置項(xiàng)后,我們可以看到FPGA的各種配置模式:SPI、SelecMap、Master、Slave等,這里包括這些配置模式的參考電路和其它設(shè)置項(xiàng):

Step5,打開MasterSPIx1,可以看到電路和幫助鏈接(7 Series Configuration User Guide),單擊這個(gè)鏈接打開后就可以對(duì)應(yīng)的幫助文檔。至此,我們就可以通過(guò)這些電路和鏈接對(duì)應(yīng)的幫助文檔來(lái)學(xué)習(xí)FPGA的配置模式。

我們?cè)俅蜷_SlaveSerial模式,在這里,可以看到電路的設(shè)計(jì)設(shè)計(jì)是可以通過(guò)外部CPLD或者MCU單片機(jī)來(lái)配置FPGA,所以有些板子你可能很奇怪只看到了FPGA+DSP而沒(méi)有看到任何FLASH外設(shè)的時(shí)候,很可能就是采用DSP來(lái)配置FPGA的,F(xiàn)PGA的配置數(shù)據(jù)就存儲(chǔ)在DSP的FLASH中:

這次就不具體展開FPGA的具體配置相關(guān)內(nèi)容,我們可以通過(guò)Vivado讓我們很直觀的看到FPGA的配置模式和對(duì)應(yīng)的電路設(shè)計(jì),對(duì)我們?cè)O(shè)計(jì)開發(fā)FPGA有很大幫助。另外,F(xiàn)PGA多重配置可參考:

Xilinx FGPA的多重配置功能(1)

Xilinx FPGA的多重配置功能(2)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618710
  • 單片機(jī)
    +關(guān)注

    關(guān)注

    6067

    文章

    44992

    瀏覽量

    650671

原文標(biāo)題:借助vivado來(lái)學(xué)習(xí)FPGA配置模式

文章出處:【微信號(hào):fpga234,微信公眾號(hào):fpga234】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)

    基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
    的頭像 發(fā)表于 06-08 09:41 ?1.1w次閱讀
    基于<b class='flag-5'>FPGA</b> <b class='flag-5'>vivado</b> 17.2 的數(shù)字鐘設(shè)計(jì)

    Vivado工程模式和非工程模式的比較

    01. Vivado的兩種工作模式 Vivado設(shè)計(jì)有工程和非工程兩種模式: 1. 工程模式: 工程模式
    的頭像 發(fā)表于 11-09 17:15 ?5278次閱讀
    <b class='flag-5'>Vivado</b>工程<b class='flag-5'>模式</b>和非工程<b class='flag-5'>模式</b>的比較

    最常用的FPGA配置模式

    FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式
    發(fā)表于 09-22 09:13 ?4532次閱讀

    借助USB來(lái)完成系統(tǒng)配置

    借助USB來(lái)完成系統(tǒng)配置 USB2.0規(guī)范憑借其較高的傳送速率而使更加復(fù)雜和高度集成的外設(shè)設(shè)計(jì)得以實(shí)現(xiàn)許多USB設(shè)計(jì)都采用了現(xiàn)場(chǎng)可編程門陣列FPGA以便將定制邏輯
    發(fā)表于 03-18 10:41 ?35次下載

    FPGA配置模式

    FPGA有多種配置模式:并行主模式為一片FPGA加一片EPROM的方式;主從模式可以支持一片PR
    發(fā)表于 09-08 17:50 ?2010次閱讀

    Vivado不是FPGA的設(shè)計(jì)EDA工具嘛?

    Vivado不僅是xlinx公司的FPGA設(shè)計(jì)工具,用它還可以學(xué)習(xí)Verilog描述,你造嗎?
    的頭像 發(fā)表于 09-20 09:29 ?1w次閱讀

    如何使用Vivado Device Programmer創(chuàng)建和配置存儲(chǔ)設(shè)備

    了解如何使用Vivado Device Programmer創(chuàng)建和配置配置存儲(chǔ)設(shè)備。 首先,我們將學(xué)習(xí)如何設(shè)置正確的比特流屬性并生成配置
    的頭像 發(fā)表于 11-22 07:11 ?8191次閱讀

    如何借助Xilinx FPGA和MATLAB技術(shù)加速機(jī)器學(xué)習(xí)應(yīng)用

    主題將能讓您更深刻地了解如何借助Xilinx? FPGA 和MATLAB技術(shù)更輕松、更快速地開發(fā)各種機(jī)器
    的頭像 發(fā)表于 12-25 07:08 ?2751次閱讀
    如何<b class='flag-5'>借助</b>Xilinx <b class='flag-5'>FPGA</b>和MATLAB技術(shù)加速機(jī)器<b class='flag-5'>學(xué)習(xí)</b>應(yīng)用

    FPGA JTAG的配置模式詳細(xì)說(shuō)明

    賽靈思公司的FPGA芯片具有IEEE 1149.1/1532協(xié)議所規(guī)定的JTAG接口,只要FPGA上電,不論模式選擇管腳M[1:0] 的電平,都可用采用該配置
    發(fā)表于 12-31 17:30 ?13次下載
    <b class='flag-5'>FPGA</b> JTAG的<b class='flag-5'>配置</b><b class='flag-5'>模式</b>詳細(xì)說(shuō)明

    淺析Vivado在非工程模式下的FPGA設(shè)計(jì)流程

    參考:UG892 UG835 Vivado集成開發(fā)工具為設(shè)計(jì)者提供了非工程模式下的FPGA設(shè)計(jì)流程。在Vivado非工程模式下,
    的頭像 發(fā)表于 06-19 10:52 ?2964次閱讀
    淺析<b class='flag-5'>Vivado</b>在非工程<b class='flag-5'>模式</b>下的<b class='flag-5'>FPGA</b>設(shè)計(jì)流程

    FPGA配置模式的分類及應(yīng)用分析

    所有現(xiàn)代FPGA配置分為兩類:基于SRAM的和基于非易失性的。其中,前者使用外部存儲(chǔ)器來(lái)配置FPGA內(nèi)的SRAM后者只
    的頭像 發(fā)表于 07-02 16:01 ?3983次閱讀
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>配置</b><b class='flag-5'>模式</b>的分類及應(yīng)用分析

    FPGA Vivado】基于 FPGA Vivado 的流水燈樣例設(shè)計(jì)

    【流水燈樣例】基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)前言模擬前言Vivado 設(shè)計(jì)流程指導(dǎo)手冊(cè)——2013.4密碼:5txi模擬
    發(fā)表于 12-04 13:21 ?26次下載
    【<b class='flag-5'>FPGA</b> <b class='flag-5'>Vivado</b>】基于 <b class='flag-5'>FPGA</b> <b class='flag-5'>Vivado</b> 的流水燈樣例設(shè)計(jì)

    FPGA配置模式

    盡管FPGA配置模式各不相同,但整個(gè)配置過(guò)程中FPGA的工作流程是一致的,分為三個(gè)部分:設(shè)置、加載、啟動(dòng)。
    發(fā)表于 10-10 14:37 ?1935次閱讀

    關(guān)于Vivado non-project模式

    vivado有project模式和non-project模式,project模式就是我們常用的方式,在vivado里面新建工程,通過(guò)GUI界
    的頭像 發(fā)表于 10-17 10:09 ?4001次閱讀

    FPGA數(shù)據(jù)配置模式解析

    芯片設(shè)計(jì)工程師根據(jù)功能,完成RTL設(shè)計(jì),添加各種約束,完成綜合、Place Route等一系列工作之后,還需要一些配置數(shù)據(jù),完成寄存器初始化等內(nèi)容,才能開始工作。 今天我們一起來(lái)聊一聊FPGA
    的頭像 發(fā)表于 11-21 21:45 ?1631次閱讀