如何將58Gb/s PAM4收發(fā)器集成到16nm Virtex UltraScale+ FPGA中
觀看本視頻了解賽靈思是如何將58Gb / s PAM4收發(fā)器集成到16nm Virtex UltraScale + FPGA系列產(chǎn)品中的。這些業(yè)界領(lǐng)先的高端FPGA可用于現(xiàn)有數(shù)據(jù)中心互連，5G基礎(chǔ)設(shè)施與網(wǎng)絡(luò)，測(cè)試與 測(cè)量，以及航空航天等應(yīng)用提供雙倍的帶寬，并可將現(xiàn)有系統(tǒng)無(wú)縫遷移至下一代背板，光學(xué)器件和高性能互連系統(tǒng)中。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1650文章
22214瀏覽量
627661 -
收發(fā)器
+關(guān)注
關(guān)注
10文章
3748瀏覽量
109949 -
賽靈思
+關(guān)注
關(guān)注
33文章
1797瀏覽量
132947 -
5G
+關(guān)注
關(guān)注
1363文章
48987瀏覽量
585239
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
AMD Spartan UltraScale+ FPGA的優(yōu)勢(shì)和亮點(diǎn)
AMD Spartan UltraScale+ FPGA 集小型封裝、先進(jìn)的 I/O 功能與低功耗等優(yōu)勢(shì)于一體。該系列 FPGA 配備高速 16.3 Gb/
AMD Spartan UltraScale+ FPGA 開(kāi)始量產(chǎn)出貨
邊緣應(yīng)用而設(shè)計(jì)，為業(yè)經(jīng)驗(yàn)證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來(lái)了現(xiàn)代化的連接、后量子密碼等功能。 三款最低
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
。Ultrascale+采用16ns，有3個(gè)系列：Artix，Kintex，Virtex。不僅是工藝制程方面，在其他方面也存在較大改進(jìn)，如時(shí)鐘資源與架構(gòu)，本文將重點(diǎn)介紹
如何將firware安裝到使用MC9S08JS16CWJ的新USBDM中？
CWJ 的新 USBDM 中？
您能告訴我如何將 firware 安裝到使用 MC9S08JS16CWJ 的新 USBDM 中嗎？
此致敬意
發(fā)表于 03-24 07:46
低抖動(dòng)差分晶振SG2520VHN 312.5Mhz在PAM4調(diào)制光模塊中的應(yīng)用
在PAM4調(diào)制光模塊的設(shè)計(jì)中，時(shí)鐘信號(hào)的精度和穩(wěn)定性是確保系統(tǒng)性能的關(guān)鍵因素之一。晶振作為時(shí)鐘信號(hào)的源頭，其性能直接影響到光模塊的信號(hào)完整性和傳輸可靠性。愛(ài)普生低抖動(dòng)差分晶振SG2520VHN
PCB仿真相同損耗下，28G NRZ的產(chǎn)品不能直接升級(jí)到56G PAM4？
高速先生成員--黃剛
28G到56G的產(chǎn)品現(xiàn)在在行業(yè)內(nèi)已經(jīng)趨于成熟了，高速先生也幫助過(guò)非常非常多的朋友實(shí)現(xiàn)了這個(gè)速率下的產(chǎn)品的量產(chǎn)。而很多客戶在做28G NRZ和56G PAM4的過(guò)程中，也跟著高速
發(fā)表于 03-11 11:32
AI 應(yīng)用場(chǎng)景全覆蓋！解碼超高端 VU+ FPGA 開(kāi)發(fā)平臺(tái) AXVU13F
UltraScale+ XCVU13P（16nm工藝）FPGA 芯片，但從原先最大支持 16G DDR4 SODIMM 內(nèi)存條插槽升級(jí)為最
PAM4 PRBS測(cè)試簡(jiǎn)介
本文為 AMD Versal 自適應(yīng) SoC 器件和 AMD UltraScale Plus 的 PAM4 PRBS 測(cè)試簡(jiǎn)介。
南京芯麒電子-基于KU15P的雙路100G光纖加速卡
? ? ? ? 該平臺(tái)是由16nm工藝的的Kintex UltraScale+系列主器件XCKU15P構(gòu)建的一款加速卡平臺(tái)，支持 PCIE Gen3x16 模式，支持 2組 72-bit DDR
Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)
電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
發(fā)表于 12-30 14:37
?3次下載
ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開(kāi)發(fā)平臺(tái)
ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開(kāi)發(fā)平臺(tái)?AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P
如何將ADC10D1500與Virtex-7fpga評(píng)估板連接，用哪個(gè)連接器？
如何將ADC10D1500與Virtex-7fpga評(píng)估板連接,用哪個(gè)連接器？
發(fā)表于 12-05 06:49
AMD Versal自適應(yīng)SoC GTM如何用XSIM仿真和觀察PAM4信號(hào)
可以傳輸兩個(gè) Bit 的信息，相比傳統(tǒng)的 NRZ 模式，信號(hào)傳輸速率相當(dāng)于原來(lái)的兩倍，當(dāng)前主流的 400G 光模塊廣泛采用 PAM4 技術(shù)。AMD Versal 自適應(yīng) SoC 的 GTM 支持 PAM4 電平，本文將介紹如何使
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件
Zynq UltraScale+ MPSoC 器件，具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
2.34納秒超低時(shí)延，滿足金融市場(chǎng)高頻交易，AMD發(fā)布新一代金融加速卡
是降低成本和獲得利潤(rùn)的關(guān)鍵所在。 ? 近日，AMD推出Alveo UL3422 加速卡，它是由 AMD Virtex UltraScale+ FPGA 提供支持，其采用新穎的收發(fā)器架構(gòu)
工商網(wǎng)監(jiān)
評(píng)論