臺積電中國業(yè)務發(fā)展副總經(jīng)理陳平在ICCAD峰會期間表示，當今公認的說法是半導體制造工藝進入“深水區(qū)”，資金和技術門檻越來越高，每往下一代進行都很難，但是我們可以看到7納米量產(chǎn)非常順利、5納米還很樂觀，3納米可以繼續(xù)向前。這是全世界合作產(chǎn)生的結果，因為整個行業(yè)有那么多的聰明人。邏輯器件的微縮并沒有到達極致，還有繼續(xù)延伸的潛力。

英特爾中國研究院宋繼強院長也曾表示，CMOS縮放是可以繼續(xù)往下走的，現(xiàn)在遠遠沒有到達其物理極限。

如今，延續(xù)摩爾定律的途徑除了制程微縮，還有先進封裝。各大廠商紛紛提出自家的SiP技術，盡管各家有不同的命名，但“異構”是該技術的共同特征之一。盡管封裝也在追趕摩爾定律的速度，但因為封裝有多樣性，封裝與摩爾的趨勢并非完全一致的。

現(xiàn)在的一個趨勢就是把很多芯片（Die）封裝在一個大芯片內，這種“組合”的方式是未來的大趨勢。SiP可以理解成微型的PCB。SiP從封裝的角度出發(fā)，通過并排、堆疊等形式將不同芯片組合在一起，并封裝在一個系統(tǒng)內。用一個公式對SiP進行描述SiP=SoC+DDR/eMMC +……。

陳平指出，臺積電會突破一些傳統(tǒng)的封裝方式，用硅晶圓和封裝技術結合起來制造二維、三維的封裝方式進行新產(chǎn)品“整合”。這是一個大方向，也是正在發(fā)生中的事。

從市場角度來看，AI、5G等新興應用也在推動先進制程向前發(fā)展，摩爾定律也未止步。

AI導入EDA軟件，無人設計軟件不無可能

如今，AI在各行各業(yè)的導入速度似乎超乎我們的預期。對于AI在EDA工具與的滲透也并非什么新鮮話題，但AI給EDA行業(yè)帶來的創(chuàng)新體驗有哪些是值得探究的。

在ICCAD峰會上，Cadence公司全球副總裁石豐瑜提出了“無人設計芯片”的未來概念。

Cadence公司全球副總裁石豐瑜介紹道，通過培養(yǎng)并不足以彌補人才的缺口，而電子設計工程師的工作最難填補。在這樣的背景下，EDA軟件也要從自動化演變?yōu)橹悄芑惋@得尤為重要。Cadence參與的美國電子復興計劃中“人工智能EDA計劃”就是希望實現(xiàn)無人芯片設計。

此外，石豐瑜先生指出科技更新雖然會帶來科技失業(yè)，但也必將帶來新的就業(yè)機會。當無人芯片設計實現(xiàn)時，優(yōu)秀的IC設計人才不僅不會失業(yè)，而且重要性更加凸顯。優(yōu)秀的設計人員與智能化的工具配合必將使行業(yè)的發(fā)展越來越好，例如提高效率等。

Silvaco CEO David L.Dutton表示，Silvaco已經(jīng)擁有具備機器學習能力的工具，工具能夠覆蓋到所有設計及工藝參數(shù)，依靠仿真確保客戶的設計達到6-Sigma良率甚至更高。Dutton認為，無論客戶是做ASIC還是設計服務，工具如果可以聚焦在更高的質量、更新的材料、更強的優(yōu)化能力，就可以幫助客戶在更新工藝上減少成本。

IC設計業(yè)加速，6個月周期可待

在ICCAD期間，Mentor總裁兼CEO Walden C. Rhines演講當中提到設計業(yè)不斷加速。

這對于IC設計企業(yè)而言，是挑戰(zhàn)，當然也存在機遇。同樣，在設計業(yè)加速不斷壓縮時間窗口的情況下，設計服務公司的創(chuàng)新對于IC設計公司而言就顯得尤為重要。

對于IC設計企業(yè)而言，其進步背后是EDA、IP等設計服務廠商的支持。

成都銳成芯微CEO向建軍表示，一顆芯片從定義到真正走向市場至少需要18個月的時間，但在物聯(lián)網(wǎng)時代這個時間已不能滿足客戶的需求。作為一家IP公司，我們在2012年的時候曾提出這樣一個概念，即針對物聯(lián)網(wǎng)搭建完整平臺，做成一個最大化的SoC開發(fā)IP套件，客戶只需要在IP套件上進行簡單修改或者功能篩選，就可以直接進入量產(chǎn)。我們提早完成了前期工藝偏差、設計應用、系統(tǒng)相關設計的全部驗證，讓客戶可以從最初“定義”直接跨入“量產(chǎn)”階段，18個月周期也由此縮短到6個月。

據(jù)介紹，在此概念提出后，銳成芯微已聯(lián)合一些大公司在進行相關工作的推進。

向建軍表示，此IP 套件的應用可以把整個設計時間周期壓縮到極致，可能6個月的時間都比較長，也許將來只需要3個月就可以讓一顆芯片從定義走向市場。

前不久，華大九天推出了三款新品，其中ALPS-GT可以堪稱是全球首款異構仿真系統(tǒng),華大九天獨創(chuàng)了適用于GPU架構的GPU-Turbo Smart Matrix Solver技術。該產(chǎn)品的第一個商用版本預計于年底發(fā)布，對大規(guī)模后仿真性能提升5-10倍；第二個商用版本預計于2019年6月發(fā)布，對大規(guī)模后仿真性能提升10倍以上；2019年12月發(fā)布基于ALPS-GT的高速異構Monte Carlo分析方案。

SiFive全球CEO Naveed Sherwani表示，中國現(xiàn)在有非常非常多的IC設計人員，我們希望借助合理的方式提高他們的效率。這是SiFive進入中國的初衷。

近兩年來，RISC-V得到了學術界與產(chǎn)業(yè)界的關注與重視，RISC-V架構的行業(yè)認可度快速提升。業(yè)內一致認為，在一些新興的邊緣領域，比如IoT、AI、邊緣計算等，RISC-V與Arm處于同一起跑線，兩者將形成正面競爭，RISC-V在成本等方面具有優(yōu)勢、Arm在生態(tài)等方面具有優(yōu)勢。

物聯(lián)網(wǎng)市場對于成本較為敏感，RISC-V免費授權屬性讓眾多廠商為之心動。與此同時，RISC-V具有針對不同應用可靈活修改指令及芯片架構設計的有優(yōu)勢，而Arm往往只能做一個標準化設計，很難實現(xiàn)差異化。

針對RISC-V生態(tài)情況，SiFive中國CEO徐滔表示，如今RISC-V生態(tài)問題已經(jīng)解決，基礎的東西已經(jīng)全部完成，包括編譯器、開發(fā)環(huán)境、操作系統(tǒng)等。但除此之外也還有很多問題需要解決，比如說人才。東西很好，沒有人會用也不行，SiFive正在和大學、培訓機構密切合作，讓更多的學生、工程師能夠接觸到RISC-V，并上手RISC-V。我認為，今后幾年人才是RISC-V最大的瓶頸。

在設計加速的同時，IP、工具廠商都在為客戶的加速提供條件。